薄箔半导体封装制造技术

本发明专利技术涉及用于使用薄箔以在集成电路封装中形成电互连的方法和装置。一种这样的装置包括箔载体结构，其包括附着到具有腔的载体上的箔。本发明专利技术的一些方法包括将管芯附着到箔并将箔载体结构包封在模制材料中。在一实施例中，模制材料压住箔，这使得箔的部分扩张进载体的腔中。结果，在箔中形成凹陷区域和突起区域。随后，通过多种技术中的一种，如研磨，载体被去除并且箔中的突起区域的部分被去除。该工艺有助于限定以及电隔离箔中的接触垫。形成的模制箔结构随后可能被单颗化成多个半导体封装。

【技术实现步骤摘要】
【国外来华专利技术】
本专利技术大体涉及集成电路(IC)的封装。更具体地说，本专利技术涉及包含薄箔的封装 方法和装置。
技术介绍
有多种用于封装集成电路(IC)管芯的传统工艺。作为例子，许多IC封装利用由金 属板冲压或蚀刻而成的金属导线框架以提供到外部设备的电互连。管芯可通过接合引线， 焊料凸块或其他合适的电连接而电连接到导线框架。一般来说，管芯和导线框架的部分是 用模制材料包封，以保护管芯有源侧上的精密电部件，而保持导线框架的所选择部分暴露， 以有利于到外部设备的电连接。许多传统的导线框架具有约4-8密耳的厚度。进一步降低导线框架的厚度带来了 一些好处，包括减少整体封装尺寸和节约导线框架金属的可能。然而，在一般情况下，在封 装过程期间，更薄的导线框架具有更大的翘曲倾向。诸如基材胶带(backing tape)的支撑 结构可应用于导线框架，以减少翘曲的风险。但是，这样的结构可能需要较高的成本。很多时候，已经提出了利用金属箔代替导线框架作为电互连结构的封装设计。虽 然已经研制了多个基于箔的设计，但都没有在业界取得广泛认可，部分是因为基于箔的封 装工艺倾向于比传统的导线框架封装昂贵，部分是因为现有的封装设备大部分不是很好地 适合与基于这样的箔的封装设计配合使用。虽然现有的用于制造导线框架的技术和用于使用导线框架技术封装集成电路的 技术工作良好，但存在不断的努力来研制用于封装集成电路的更高效的设计和方法。
技术实现思路
本专利技术涉及用于使用薄箔以在集成电路封装中形成电互连的方法和装置。一个这 样的装置包含箔载体结构，其包括附着到具有腔的载体的箔。载体上的腔限定了多种基座， 这有助于支撑箔。基座形成了器件区域图案，其限定了半导体封装的互连图案。本专利技术的一些方法使用上述的箔载体结构制造集成电路封装。在一种的这样方法 中，集成电路管芯附着并引线接合到箔载体结构的箔上。箔载体结构随后用模制材料包封。 模制材料压住箔，以使得箔形状遵循了载体上的下部腔的一些轮廓。结果，突起和凹陷区域 形成于箔中。一些凹陷区域类似互连部件，诸如接触垫和/或管芯附着垫。突起区域在箔 上形成凸块。随后，载体从模制箔载体结构上去除，从而暴露再成形箔。使用一系列合适的 技术中的任何一种去除箔中的至少部分凸块，包括研磨。这一过程暴露出部分模制材料并 且隔离一些凹陷区域以在箔中限定电接触垫。由此产生的模制箔载体结构随后被单颗化 (singulate)成多个集成电路封装。以上方法与现有技术相比具有若干优点。通过使用薄箔，此方法节省金属。不需 要基材胶带来支撑箔。此外，不需要光刻技术，因为接触垫可通过其他技术诸如研磨隔离。在另一替换实施例中，模具，而不是载体，具有用于使箔再成形的器件区域图案。在此实施例中，载体附着到箔上以形成箔载体结构。载体具有穿孔，并帮助支撑箔。该管芯 附着到箔上之后，箔载体结构被放置在模具中。模制材料流过载体中的穿孔并压住箔。箔 进而压住载体上的器件区域。因此，凹陷和突起区域形成在箔中。随后，载体可以选择性地 去除。在这种方法中，箔中的部分突起区域的后续去除，接触垫形成和单颗化，采取与上述 技术类似的方式进行。适合执行上述操作的其他箔载体结构和模具也有所说明。附图说明本专利技术及其优点，可以通过参照结合附图进行的下面的描述被最好地理解，附图 中图IA是根据本专利技术一个实施例的具有多个器件区域图案的箔载体结构的概略顶 视图。图IB是图IA所示的器件区域图案之一的放大顶视图。图IC是根据本专利技术一个实施例的图IA的箔载体结构的概略侧视图。图2是根据本专利技术的一个实施例的用于将箔结合进集成电路器件的封装中的工 艺流程图。图第3A-3I概略示出图2的工艺流程图的步骤。图4A是本专利技术的一个替换实施例的箔载体结构的概略顶视图。图4B是图4A中所示的箔载体结构中的载体的概略顶视图。图4C-4D示出了涉及图4A中所示的箔载体结构的封装工艺的步骤。在附图中，相似的参考数字有时用来指定相似的结构元件。还应该明白，图中的描 述是概略性的并且未按比例绘制。具体实施例方式本专利技术整体涉及集成电路的封装。更具体地说，本专利技术涉及用于使用薄箔以在集 成电路封装中形成电互连的改进的、低成本的方法和装置。薄箔给半导体制造商提出了几个挑战。如前所述，薄箔在封装工艺的应力下具有 更大的翘曲趋势。此外，现有的配置成用于处理导线框架的封装设备，是不适合用于处理薄 箔的，因为薄箔的大小不同，而且比导线框架更脆弱。Wong 等人的、专利申请号为 12/133，3；35 的、题目是"Foil Based Semiconductor lockage”的在先申请中，专利技术人提出了用于薄箔封装的基于新颖载体的，低成本机制，其解 决这些挑战。以下描述的本专利技术的各种实施例也涉及薄箔封装。首先参照图1A-1C，将描述本专利技术的实施例。该实施例包括专门配置的箔载体结 构。箔载体结构包括附着到载体上的薄金属箔。在所示的实施例中，使用压印的载体来在 该箔中形成希望的金属化图案。该图案可以包括管芯附着垫，接触垫和/或任何其他希望 的金属化结构。图IA是箔载体结构100的概略顶视图，箔载体结构100包括附着到载体102的箔 (未显示)。在所示的实施例中，载体102被压印有器件区域图案104，并且具有沿其外围设 置的基准点106。载体102可由各种各样的材料形成，包括铝，钢，铜，其他金属，聚酰亚胺， 塑料，陶瓷和/或环氧树脂。箔载体结构可以具有不同的尺度，这取决于特定应用的需求。当希望时，箔载体结构可以采取大小类似于传统的导线框架带或面板的条的形式。图IB是器件区域图案104的放大顶视图，器件区域图案104包括导线相关的基座 106和管芯相关的基座108。这些结构从网114延伸。应该指出的是，图IB只是多个可能 装置中的一种。图IC是图IB所示的器件区域图案的侧视图。图IC呈现腔116，它限定一个或多 个网114和基座112。基座112包括管芯相关的基座108和引线相关的基座106。箔118 由基座112的顶面支撑，从而在各种基座周围形成了间隙107。间隙107至少通过箔和一 个或多个腔的部分所界定。本专利技术的一些实施方案设想了模制操作，其中模制材料压住箔。 箔进而压住载体的至少一一些腔，以在箔中形成凹陷和突起的区域。随后，突起区域可以通 过诸如研磨的技术被去除。箔的剩余部分限定了适合于附着到集成电路管芯的器件区域。 这种操作将在下面的图2和3A-3I中描述。图2和3A-3I示出了根据本专利技术的一个实施例的封装集成电路器件的工艺200。 首先，在步骤202中，提供了图3A的箔载体结构300，其包括箔302和载体304。箔载体结 构300包括腔306，网312，引线相关的基座310，和管芯相关的基座303。图3A只示出更大 的箔载体结构的一小部分。箔载体结构300可采取图IA的箔载体结构100的形式，虽然这 不是必需的。在所示的实施例中，箔302是铜箔并且载体304是由钢形成。在替换实施例 中，不同的金属箔可用于代替铜箔，并且不同的载体结构可以用于代替钢载体。例如，载体 可以可替换地由铜，钢，铝，塑料，陶瓷，其他金属，诸如聚酰亚胺或各种各样的其他合适材 料的非导电材料制成。在一些实施例中，载体304是穿孔的。(封装操作的例子包括随后结 合图4A本文档来自技高网...

【技术保护点】
１．一种将薄箔结合到半导体封装中的装置，包括：具有多个腔的载体，该腔限定多个基座，所述基座限定至少一个器件区域图案；以及由载体支撑的金属箔，该金属箔覆盖所述至少一个器件区域图案，使得该基座帮助支撑该金属箔。

【技术特征摘要】
【国外来华专利技术】...

【专利技术属性】
技术研发人员：J·A·巴彦，
申请(专利权)人：国家半导体公司，
类型：发明
国别省市：US