本发明专利技术揭示一种方法，其包含在半导体衬底(102)的第一侧上形成(302)应力补偿层(104)及在所述衬底的第二侧上形成(304)III族氮化物层(108a、108b、110、112)。所述III族氮化物层在所述衬底上产生的应力通过所述应力补偿层在所述衬底上产生的应力而至少部分地减小(306)。形成所述应力补偿层可包含从非晶或微晶材料形成应力补偿层。并且，所述方法可包含在随后在所述衬底的所述第二侧上形成一个或一个以上层(106到114)期间使所述非晶或微晶材料结晶。使所述非晶或微晶材料结晶可发生于随后形成所述III族氮化物层期间及/或退火工艺期间。所述非晶或微晶材料可在所述衬底上不产生应力或产生较小量的应力，且所述经结晶的材料可在所述衬底上产生较大量的应力。
【技术实现步骤摘要】
【国外来华专利技术】
本专利技术大体上涉及半导体装置。且更具体地说，本专利技术涉及用于基于氮化镓或其它氮化物的半导体装置的背侧应力补偿。
技术介绍
正研究各种III-V族化合物以用于高功率电子应用。这些化合物包括“III族氮化物”，例如氮化镓(GaN)以及氮化铝镓(AWaN)。这些化合物通常通过衬底(例如硅、蓝宝石及碳化硅)上的外延生长来制造。归因于硅衬底的较低的制造成本，使用硅衬底通常是优选的。同样，硅衬底适合与其它基于硅的装置(例如CMOS及BiCMOS装置)单片集成。一个问题是硅<111>衬底上的III族氮化物的外延生长通常导致较大的晶格及热系数失配。晶格失配可引起外延层及衬底的凹入弯曲，以及大穿透位错密度形成。当外延层的厚度超过临界值时，还可能发生断裂及分层((!elimination)。外延层与衬底之间的高热失配可在冷却期间产生张应力，其可能导致额外的断裂及分层。发生的断裂及分层可基于硅衬底的直径、硅衬底的厚度及外延层的厚度而改变。 对于较小直径的硅衬底(例如三英寸及四英寸直径的晶片)，在没有断裂的情况下，可实现的最大外延层厚度通常为约2. 5 μ m到3 μ m。对于较大直径的硅衬底(例如六英寸直径的晶片或以上)，在没有断裂的情况下，针对约650 μ m到700 μ m的衬底厚度，可实现的最大外延层厚度通常为Ιμπι到2 μ m。具有高击穿电压(例如大于1000V)的功率装置通常需要超过3 μ m的外延层厚度，其通常无法使用当前方法用较大硅衬底来实现。
技术实现思路
附图说明为了更完整地理解本专利技术及其特征，现在参考结合附图进行的以下描述，在附图中图1说明根据本专利技术的具有背侧应力补偿的III族氮化物装置的实例半导体结构；图2A到2G说明根据本专利技术的用于形成具有带背侧应力补偿的III族氮化物装置的半导体结构的实例技术；及图3说明根据本专利技术的用于形成具有带背侧应力补偿的III族氮化物装置的半导体结构的实例方法。具体实施例方式下文论述的图1到3及本专利文献中用于描述本专利技术的原理的各种实施例仅作为说明且不应以任何限制本专利技术的范围的方式加以解释。所属领域的技术人员将理解，本专利技术的原理可在任何类型的经合适布置的装置或系统中实施。一般来说，本专利技术描述用于在半导体衬底(例如硅或绝缘体上硅(SOI)衬底)上形成“III族氮化物”装置的技术。背侧衬底应力补偿方案是用于增加在衬底前侧上的一个或一个以上III族氮化物外延层的厚度。“III族氮化物”指代使用氮及至少一种III族元素形成的化合物。实例III族元素包含铟、镓及铝。实例III族氮化物包含氮化镓(GaN)、 氮化铝镓(AWaN)、氮化铟铝(InAlN)、氮化铟铝镓(IniUGaN)、氮化铝(AlN)、氮化铟QnN) 及氮化铟镓(InGaN)。作为特定实例，此技术可用于在硅或SOI晶片上形成GaN、AKiaN或其它III族氮化物外延层。图1说明根据本专利技术的具有背侧应力补偿的III族氮化物装置的实例半导体结构 100。更具体地说，图1说明使用至少一种III族氮化物化合物形成的实例性半导体结构 100的横截面。如图1中所示，所述半导体结构100包含半导体衬底102，其表示在其上面形成其它层或结构的任何合适衬底。举例来说，半导体衬底102可表示硅<111>衬底。半导体衬底102还可表示蓝宝石、碳化硅或其它半导体衬底。所述半导体衬底102可具有任何合适大小，例如三英寸、四英寸、六英寸、八英寸、十二英寸或其它直径。应力补偿层104形成于所述半导体衬底102的背侧上。所述应力补偿层104帮助抵消由沉积在衬底102的前侧上的材料产生的应力。举例来说，所述应力补偿层104可在衬底102的前侧上的一个或一个以上III族氮化物外延层的形成之前形成。所述应力补偿层104可由任何合适的材料(例如氮化铝或其它III族氮化物膜)形成。所述应力补偿层 104还可以任何合适方式形成，例如通过使用物理气相沉积(PVD)、化学气相沉积(CVD)或等离子体增强CVD(PECVD)。在起初的沉积期间，所述应力补偿层104可无应力或处于轻微的张应力或压缩应力之下，例如在_250MPa与+250MPa之间。成核层106形成于所述半导体衬底102的前侧上。所述成核层106可由任何合适材料且以任何合适方式形成。举例来说，成核层106可由低温氮化铝层形成，其可具有若干纳米至多达IOOnm的厚度。通常包含多个层(例如层108a到108b)的热应力管理层108形成于所述成核层 106上。所述热应力管理层108可由任何合适材料且以任何合适方式形成。举例来说，所述热应力管理层108可使用具有不同镓浓度的氮化铝镓层的组合来形成以产生压缩应力。 因为低温氮化铝层是可压缩的，所以其可被插入到热应力管理层108中。也可使用所述热应力管理层108的其它配置。举例来说，所述热应力管理层108可包含氮化铝/氮化铝镓 (各自为几纳米厚的多个薄层)的超晶格结构。所述热应力管理层108可具有最少两个层， 且那些层可重复两次、三次或更多次。缓冲层110可形成于所述热应力管理层108上，且势垒层112形成于所述缓冲层 110上。所述缓冲及势垒层110到112中的每一者可由任何合适材料且以任何合适方式形成。举例来说，所述缓冲及势垒层Iio到112两者可由氮化铝镓及可代表外延层的所述层 110到112中的至少一者形成。缓冲层中110中的铝浓度可远远小于势垒层112中的铝浓5度。钝化层114形成于势垒层112上。所述钝化层114可由任何合适材料且以任何合适方式来形成。举例来说，所述钝化层114可由氧化物材料形成。形成于半导体衬底102的背侧上的应力补偿层104可在冷却期间帮助补偿由形成于半导体衬底102的前侧上的层106到114中的各者引起的张应力。举例来说，在应力补偿层104(例如氮化铝膜)形成之后，应力补偿层104可经历随后的处理步骤，在所述步骤期间，在衬底102的前侧上形成III族氮化物功率装置。所述随后的处理步骤可包含制备衬底102以供外延生长、退火工艺及形成功率装置所需的氮化铝镓或其它外延层。在这些或其它步骤期间，应力补偿层104可结晶，且晶粒生长可导致衬底102的背侧上的张应力的增加。此应力可补偿因外延生长而累积在衬底102上的张应力。在冷却工艺期间，背侧及前侧张应力互相补偿，从而帮助使所述衬底102保持在可接受的弯度。这可帮助引起无断裂外延膜的形成，其具有超过电流限制的功率装置活性层(例如层110)的总厚度，从而产生具有较高质量及较高装置性能(较高的击穿电压及驱动电流)的膜。对于六英寸或八英寸硅<111>衬底，此技术可用于实现不具有断裂的较厚 (大于3μπι)的氮化铝镓或其它缓冲层110。同样，晶片级制备上的合格率可较高，从而引起较低制造成本。此外，应力补偿层104中的氮化铝(其具有高导热性)可为高温高电力操作提供额外的散热特性，且还可充当背侧密封件，以抵御源自硅衬底背侧的污染。另外， 氮化铝层可保护金属有机物化学气相沉积(MOCVD)衬底感受器，使其免于硅污染，其可产生外延生长重复能力及晶片到晶片合格率所需的最小感受器及室调节。半导体结构100可随后经进一步处理以在半导体结构100内或半导体结构100上形成各种集本文档来自技高网...
【技术保护点】
【技术特征摘要】
【国外来华专利技术】...
【专利技术属性】
技术研发人员：贾迈勒·拉姆达斯，
申请(专利权)人：国家半导体公司，
类型：发明
国别省市：
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。