具有扩展的有源区的半导体器件制造技术

在半导体层中和上实现制作半导体器件（１０）的方法。与第一有源区（２４、２６、２８、３０）相邻地形成沟槽（１８、２０、２２）。用绝缘材料（３２、３４、３６）填充沟槽。在沟槽的中心部分上形成掩蔽特征物（４８、５０、５２）以在掩蔽特征物的第一侧与第一有源区之间暴露沟槽的第一侧。蚀刻到沟槽的第一侧内的步骤在沟槽中留下第一凹部（５４、５６、５８、６０）。在第一凹部中生长第一外延区（６２、６６）以将第一有源区扩展成包括第一凹部，并由此形成扩展的第一有源区。

【技术实现步骤摘要】
【国外来华专利技术】
本公开一般地涉及半导体加工，并且更特别地涉及形成具有扩展的有源区的半导 体器件。
技术介绍
半导体加工技术通常强加与有源空间和有源宽度有关的各种维度限制。例如，代 表性的90nm节点CMOS技术可以允许140nm的最小有源空间和IlOnm的最小有源宽度。典 型地，此类维度限制被强加以允许半导体加工期间的制造容差以及保证充分的器件隔离。 特别地，强加此类维度限制可以导致更容易的有源区的图案化以及随后的由浅沟槽产生的 间隙的填充。但是，此类维度限制降低了设计灵活性。例如在特定情况下较宽的有源区对于增 加驱动电流是期望的，但是由于传统设计和工艺方法所强加的严格维度限制而不能实施。 作为例子，在SRAM单元中，较宽的有源区只能以增加单元尺寸为代价来实现。因而，有在基 本符合由与特定半导体加工技术有关的设计规则所强加的维度限制时形成具有扩展的有 源区的半导体器件的需求。附图说明由附图以实例的方式例示本专利技术，而非限制本专利技术，其中相似的附图标记表示相 似的元件。附图中的元件基于简洁和清楚而例示，且不必定按比例绘制。图1是在加工步骤期间的半导体器件的截面图；图2是在加工步骤期间的半导体器件的截面图；图3是在加工步骤期间的半导体器件的截面图；图4是在加工步骤期间的半导体器件的截面图；图5是在加工步骤期间的半导体器件的截面图；图6是在加工步骤期间的半导体器件的截面图；图7是在加工步骤期间的半导体器件的截面图；图8是在加工步骤期间的半导体器件的截面图；图9是在加工步骤期间的半导体器件的截面图；图10是在加工步骤期间的半导体器件的截面图；以及图11是在加工步骤期间的图10的半导体器件的顶视图。具体实施例方式以实例的方式，在相同的集成电路中，可以形成具有不同宽度的有源区，其中两种 类型的有源区都处于最小允许节距(pitch)。这通过允许在相同的集成电路中具有标准驱 动电流器件和较高驱动电流器件而允许增加的设计灵活性。在一个方面，提供形成半导体 器件的方法。该方法包括形成与第一有源区相邻的沟槽。该方法还包括用绝缘材料填充该沟槽。该方法还包括在该沟槽的中心部分上形成掩蔽特征物以在该掩蔽特征物的第一侧与 第一有源区之间暴露该沟槽的第一侧。该方法还包括蚀刻到该沟槽的第一侧内以在该沟槽 中留下第一凹部。该方法还包括在第一凹部中生长第一外延区以将第一有源区扩展成包括 第一凹部，并由此形成扩展的第一有源区。在另一方面，提供一种形成半导体器件的方法。该方法包括提供半导体衬底。该 方法还包括形成围绕有源区的沟槽，该沟槽限定该有源区的边界。该方法还包括用绝缘材 料填充该沟槽以形成隔离区。该方法还包括在该隔离区上形成掩蔽特征物，其中该掩蔽特 征物具有与该有源区间隔开的边缘，以在该掩蔽特征物的边缘与该有源区之间提供该隔离 区的暴露区域。该方法还包括蚀刻到该暴露区域内以形成凹部。该方法还包括用半导体材 料填充该凹部以形成作为填充有半导体材料的该凹部和该有源区的组合的扩展的有源区。在又一方面，提供一种半导体器件。该半导体器件包括具有顶表面的半导体结构。 该半导体器件还包括从该顶表面延伸到第一深度的绝缘材料的隔离区。该半导体器件还包 括具有中心部分和相邻部分的半导体材料的有源区，其中(1)该中心部分从该顶表面至 少延伸到该第一深度；( 该相邻部分具有在该顶表面处的顶部和在不大于第二深度处的 底部；C3)该第二深度小于该第一深度；(4)该相邻部分从该顶部到该底部在该中心部分与 隔离区之间；并且(5)该隔离区直接在该相邻部分的底部下。图1是加工步骤期间的半导体器件10的截面图。半导体器件10可以利用传统半 导体加工设备使用半导体衬底12形成。这里描述的半导体衬底12可以是任意半导体材料 或材料组合，诸如砷化镓、硅锗、绝缘体上硅(SOI)、硅、单晶硅等，以及上述材料的组合。尽 管本专利技术的实施例用体硅衬底来描述，但是也可以使用符合本专利技术的其它类型的衬底，包 括S0I。可以在衬底12的顶表面上生长垫氧化物层14。以实例的方式，垫氧化物层可以是 5nm至25nm厚。接着，可以在垫氧化物层上沉积氮化物层16。以实例的方式，氮化物层可 以是50nm至200nm厚。接着，使用半导体加工技术，可以形成有源区对、26、观和30，使得 这些有源区分别由沟槽18、20和22分离。现在参照图2，可以使用绝缘材料填充沟槽18、20和22以形成浅沟槽隔离区32、 34和36。接着，可以使用例如化学机械抛光来平坦化浅沟槽隔离区的顶表面。现在参照图3，可以使用例如湿法磷蚀刻从有源区对、26、观和30去除氮化物层 16。接着，可以使用例如氢氟酸蚀刻去除垫氧化物层14。如图3所示，作为去除垫氧化物层 的结果，可以形成诸如沟槽凹陷区(trench divot)46的沟槽凹陷区。接着，可以生长牺牲 氧化物层38、40、42和44。接着，如图4所示，可以形成图案化的光致抗蚀剂层，其包括光致 抗蚀剂区段48、50和52。参照图5，可以在蚀刻之前修整光致抗蚀剂区段48、50和52 (也 称为掩蔽特征物)。以实例的方式，修整可以包括灰化。作为实例，形成于浅沟槽隔离区34 上的掩蔽特征物50可以在两侧上留下暴露区域。每个暴露区域可以在掩蔽特征物50的边 缘与相应的有源区之间。现在参照图6，可以去除牺牲氧化物层38、40、42和44以及沟槽隔离区32、34和36 中的氧化物的一部分，产生凹部讨、56、58和60。以实例的方式，使用氢氟酸(HF)的各向同 性干法蚀刻或各向异性氧化物干法蚀刻可以被用作该步骤的一部分。在一个实施例中，凹 部的深度可以是30nm至lOOnm。接着，如图7所示，可以去除光致抗蚀剂区段48、50和52。现在参照图8，可以外延生长硅以形成外延区62和66。该步骤导致有源区的选择性加宽。因此，例如，作为所生长的外延区的结果，原始的有源区64和68被加宽。但是，同 时，未被图案化的区域受例如牺牲氧化物层38和44的保护。由于硅是外延生长的，其具有 与原始的有源区相同的晶体取向。因此，使用该工艺，选择的有源区可以被加宽以提供所需 的更多的驱动电流。并且，使用相同的浅沟槽隔离区提供对于加宽的有源区和未加宽的有 源区二者的隔离。换言之，既符合由技术(诸如90nm CMOS)所强加的维度限制，又可以形 成加宽的有源区。尽管图8将该步骤描述为硅的外延生长，但是可以使用其它方法在凹部 中提供硅，只要所提供的硅具有与有源区中的原始的硅相同的晶体结构和取向即可。接着，如图9所示，可以抛光顶表面器件10以去除生长的外延区，除了例如形成于 扩展的有源区82和84中的外延生长区之外。以实例的方式，该步骤可以使用化学机械抛光 技术进行。作为该步骤的结果，有源区70和72可以具有与原始的宽度74相对的宽度76。 具体地，延长78和80可以添加到原始宽度74，如图9所示。扩展的有源区82和84可以提 供附加的表面面积，导致更高的晶体管驱动电流。但是，有源区的扩展可以使浅沟槽隔离区 34变窄，如附图标记81所示。接着，如图10所示，可以在有源区70和72上形成栅极电介 质层86和88。并且，可以形成栅电极层90，如图10所示。可以形成附加的间隔件(未示 出)以形成晶体管。现在参照图11，其示出图10的器件本文档来自技高网...

【技术保护点】
１．一种在半导体层中和上形成半导体器件的方法，包括：形成与第一有源区相邻的沟槽；用绝缘材料填充所述沟槽；在所述沟槽的中心部分上形成掩蔽特征物以在所述掩蔽特征物的第一侧与所述第一有源区之间暴露所述沟槽的第一侧；蚀刻到所述沟槽的第一侧内以在所述沟槽中留下第一凹部；以及在所述第一凹部中生长第一外延区以将所述第一有源区扩展成包括所述第一凹部，并由此形成扩展的第一有源区。

【技术特征摘要】
【国外来华专利技术】...

【专利技术属性】
技术研发人员：M·D·霍尔，
申请(专利权)人：飞思卡尔半导体公司，
类型：发明
国别省市：US