半导体装置的制造方法及半导体装置制造方法及图纸

本发明专利技术涉及半导体装置的制造方法及半导体装置，特别是涉及一种能够形成特性良好的高耐压晶体管的元件隔离膜的形成方法。首先在基板上预先形成栅极氧化膜（１０２），然后在其上形成ＣＭＰ阻挡膜（１０４）后，对栅极氧化膜和ＣＭＰ阻挡膜进行蚀刻，通过蚀刻半导体基板形成沟槽（１０８）。另外，在以场绝缘膜填充沟槽内部之前，在沟槽内壁上形成衬垫绝缘膜（１１２），利用衬垫绝缘膜掩埋ＣＭＰ阻挡膜下方的栅极氧化膜侧面的凹陷部分，由此能够抑制在栅极氧化膜侧方的元件隔离膜上形成空隙。

【技术实现步骤摘要】

本专利技术涉及半导体装置的制造方法及半导体装置，特别是涉及一种元件隔离区域 的形成方法，该元件隔离区域用于使形成于半导体基板上的半导体元件相互之间电气式隔离。
技术介绍
作为使半导体元件相互之间电气式隔离的方法，在基板上形成有半导体元件 的有源区域之间设置沟槽、并在该沟槽内填充绝缘材料，从而形成STI (Shallow Trench Isolation 浅沟槽隔离)的方法被广泛使用。图13 图16是表示现有技术中的STI的形 成工序的图。首先，在半导体基板100的整个面上按顺序形成绝缘膜101 (热氧化膜)和 CMP (Chemical Mechanical Polishing 化学机械抛光)阻挡(stopper)膜 104(SiN膜)， 其中的绝缘膜101成为焊区层。接着，在CMP阻挡膜104之上形成抗蚀剂膜207，该抗蚀剂 膜207的图案在元件隔离区域具有开口部。接着，以该抗蚀剂膜作为掩模，按照图13所示 方式对绝缘膜和CMP阻挡膜进行蚀刻。接着，在去除了抗蚀剂膜207之后，以CMP阻挡膜104作为掩模对半导体基板100 进行蚀刻，形成沟槽108。然后，如图14所示，对沟槽内的基板的露出面进行热氧化处理，形 成沟槽热氧化膜110。接着，在整个面上堆积场绝缘膜114，以场绝缘膜填充沟槽内部。接着，如图15所示，对场绝缘膜实施平坦化处理，直至显露出CMP阻挡膜104。由 此，就会在沟槽内形成元件隔离膜116。接着，使用热磷酸蚀刻除去CMP阻挡膜104。另外， 使用含氢氟酸的蚀刻剂对场绝缘膜114的突出部进行各向同性蚀刻，如图16所示，形成元 件隔离区域117。进而，在形成了元件隔离区域的基板上，利用热氧化法形成栅极氧化膜 102。在液晶显示器或液晶电视机等液晶显示装置中，用于驱动液晶面板的显示的液晶 驱动器中装配了高耐压的晶体管。在利用上述现有技术形成STI、并在元件被隔离的有源区域上形成高耐压的晶体 管的情况下，必须增加栅极绝缘膜的膜厚，以便在高耐压下工作。然而，按照上述现有技术 那样形成STI之后，一旦在半导体基板上利用热氧化法形成厚栅极绝缘膜，则尤其是有源 区域的周边部分、STI角部的栅极绝缘膜会变薄，形成于有源区域的晶体管的传递特性就会 产生翘曲(kink)。图1表示使用现有技术形成的STI的截面SEM图，图2表示晶体管的栅电压Vg与 漏极电流Id的关系。根据图1所示可知，在STI角部(图1的圆框内)，栅极氧化(Gox) 膜的膜厚变薄。其结果是，形成于有源区域上的晶体管的特性成为栅极氧化膜厚度不同的 2种晶体管的特性的重叠，如图2所示，如果基板电位Vb为-2. 5 -7. 5 ，则在漏极电流 Id为10_8 10_7的区域内，栅电压Vg与漏极电流Id的关系(传递特性)就会出现翘 曲o在液晶驱动器中，一旦上述晶体管的传递特性发生翘曲，就可能导致显示影像的 色阶不良，结果引起液晶显示器或液晶电视机的显示影像的显像变差。进而，当翘曲严重 时，晶体管截止时的漏电流会增大，出现功耗增加或发热之类的问题。作为解决上述STI角部的栅极氧化膜的薄膜化问题的一个方法，可以考虑特开 2004-247328号公报(以下称之为文献1)中公开的方法，其首先在半导体基板上预先形成 栅极绝缘膜，然后在其上形成CMP阻挡膜，并对栅极氧化膜和CMP阻挡膜进行蚀刻，对半导 体基板进行蚀刻形成沟槽，并形成沟槽热氧化膜，以场氧化膜填充沟槽内部，对场绝缘膜实 施平坦化处理，直至显露出CMP阻挡膜。但这种方法必须解决以下所示的课题(1) (3)。(1) 一旦栅极氧化膜的膜厚增大，则在对上述半导体基板进行蚀刻从而形成沟槽 的工序中，侧面露出的栅极氧化膜也与半导体基板一起被同时蚀刻，如图3的剖视图所示， CMP阻挡膜104下的栅极氧化膜102的凹陷部分增大。如果在这种状态下以场绝缘膜114 填充沟槽108内部，就可能无法覆盖该凹陷，或者即使能够覆盖，也可能如图4所示那样，在 栅极氧化膜侧方的元件隔离膜上形成空隙(void)。形成空隙的结果是，形成于有源区域上 的晶体管的绝缘耐压降低。(2)在文献1中，利用蚀刻除去CMP阻挡膜时，为了减少对位于CMP阻挡膜下层的 栅极氧化膜的损伤，采用了与栅极氧化膜的选择比小(例如3左右)的干蚀刻除去CMP阻 挡膜，由此，蚀刻并不止于CMP阻挡膜，栅极氧化膜也被一起蚀刻，可能会造成有源区域的 栅极氧化膜的膜厚变得参差不齐。结果，形成于有源区域的晶体管的传递特性会产生翘曲。(3)另外，在文献1中，为了规避阱形成时的高温对STI施加的压力，在半导体基板 上形成阱之后形成栅极氧化膜和CMP阻挡膜，然后对栅极氧化膜和CMP阻挡膜进行蚀刻，通 过蚀刻半导体基板形成沟槽，并在沟槽内形成STI。但在这种情况下，如果在阱上形成STI， 则STI形成时的热处理工序会导致阱上的添加杂质(特别是硼)扩散到STI侧，STI角部 的有源区域的杂质浓度因此而下降，结果，晶体管的阈值电压下降、传递特性发生翘曲等， 给晶体管特性带来不良影响。但是，文献1并未就以减少STI所受压力、抑制由STI引起的结晶缺陷为目的，对 形成在有源区域上的晶体管的特性所施加的影响进行任何暗示。
技术实现思路
本专利技术是借鉴了与上述现有技术相关的课题而作出的，提供一种能够形成特性良 好的高耐压晶体管的元件隔离膜的形成方法。用于解决上述课题的本专利技术的半导体装置的制造方法的第1特征在于，包括以下 工序在基板上的整个面按照第1栅极氧化膜和CMP阻挡膜的顺序成膜的工序；使用在元 件隔离区域带有开口部的抗蚀剂图案，对所述第1栅极氧化膜和所述CMP阻挡膜进行蚀刻 的工序；在所述基板上的所述元件隔离区域形成沟槽的工序；对所述沟槽内的所述基板的 露出面进行热氧化，形成沟槽热氧化膜的工序；在所述沟槽的内壁上形成衬垫(liner)绝 缘膜的工序；在所述基板的整个面上堆积场绝缘膜之后，对所述场绝缘膜实施平坦化处理， 直至显露出所述CMP阻挡膜，以场绝缘膜填充所述沟槽内部的工序；使用含热磷酸的蚀刻 剂进行湿蚀刻，除去所述CMP阻挡膜，在所述基板上的所述元件隔离区域形成由所述沟槽 热氧化膜、所述衬垫绝缘膜及所述场绝缘膜构成的元件隔离膜的工序；在所述基板上由所述元件隔离膜划分而成的多个区域的至少一部分的第1有源区域形成第1或第2导电型的 第1阱的工序；和在所述第1阱上形成第1晶体管的工序。根据上述第1特征的半导体装置的制造方法，首先在基板上预先形成第1栅极氧 化膜，然后在其上形成CMP阻挡膜，对第1栅极氧化膜和CMP阻挡膜进行蚀刻，通过蚀刻半 导体基板而形成沟槽，由此能够在整个有源区域中形成上表面平坦、膜厚均勻的第1栅极氧化膜。进而，在形成沟槽之后，再形成沟槽热氧化膜，由此使沟槽的周边部分成为圆形形 状，从而能够缓和电场在STI角部的集中。进而，形成了沟槽热氧化膜之后，在以场氧化膜填充沟槽内部之前，预先在沟槽内 形成衬垫绝缘膜，由此能够防止在第1栅极氧化膜侧方的元件隔离膜上形成空隙。作为 衬垫绝缘膜的材料，优选是HTO (High Temperature Oxide:高温氧化)膜、PTEOS (Plasma TEOS(Tetraethoxysilane 正硅酸乙酯)等离子体 TE0S本文档来自技高网...

【技术保护点】
一种半导体装置的制造方法，包括：在基板上的整个面按照第一栅极氧化膜和ＣＭＰ阻挡膜的顺序成膜的工序；使用在元件隔离区域带有开口部的抗蚀剂图案，对所述第一栅极氧化膜和所述ＣＭＰ阻挡膜进行蚀刻的工序；在所述基板上的所述元件隔离区域形成沟槽的工序；对所述沟槽内的所述基板的露出面进行热氧化，形成沟槽热氧化膜的工序；在所述沟槽的内壁形成衬垫绝缘膜的工序；在所述基板的整个面上堆积场绝缘膜之后，对所述场绝缘膜实施平坦化，直至显露出所述ＣＭＰ阻挡膜，以场绝缘膜填充所述沟槽内部的工序；通过湿蚀刻除去所述ＣＭＰ阻挡膜，在所述基板上的所述元件隔离区域形成由所述沟槽热氧化膜、所述衬垫绝缘膜及所述场绝缘膜构成的元件隔离膜的工序；在所述基板上的由所述元件隔离膜划分而成的多个区域的至少一部分的第一有源区域形成第一或第二导电型的第一阱的工序；和在所述第一阱上形成第一晶体管的工序。

【技术特征摘要】
...

【专利技术属性】
技术研发人员：田尻雅之，桥本尚义，米元久，原园丰洋，
申请(专利权)人：夏普株式会社，
类型：发明
国别省市：JP[日本]