半导体器件结构及其制造方法技术

本发明专利技术提出一种半导体器件结构及其制造方法，涉及半导体制造领域。该方法包括：提供半导体衬底；在所述半导体衬底上形成栅电极线；在所述栅电极线外侧形成侧墙；在所述栅电极线两侧的半导体衬底上形成源/漏区；在所述栅电极线或源/漏区上形成接触孔；其中，在所述侧墙形成后至所述半导体器件结构的前道工艺完成之前，将所述栅电极线进行切割以形成电隔离的栅电极。本发明专利技术的实施例适用于集成电路制造。

【技术实现步骤摘要】

本专利技术涉及半导体制造领域，尤其涉及一种具有高精度栅电极线切口的。
技术介绍
随着半导体技术的发展，半导体器件的尺寸不断减小，集成电路的集成度不断提高，因而对半导体器件结构的制造工艺要求也越来越高。在栅电极的形成工艺中，随着器件之间的间隔(Pitch)越来越小，尤其是在45nm技术代及以下，栅电极的刻蚀工艺已经成为半导体界需要共同努力的一个重要方向。现有技术中常常采用双掩膜光刻技术来实现栅电极的刻蚀。图Ia和图Ib所示为现有技术中一种栅电极的形成方法。其中，100为在半导体衬底上形成的有源区。具体地，首选在形成了有源区以及其他必要处理后的整个半导体衬底上形成一栅电极材料层， 接着在栅电极材料层上涂覆光刻胶，并将光刻胶图案化为将要形成的栅电极线的形状，接着以图案化后的光刻胶为掩膜刻蚀栅电极材料层以形成图Ia所示的栅电极线200 ；然后如图Ib所示应用第二次掩膜板进行第二次光刻以形成栅电极线切口 300 ；接着在后续的工艺中，需要在栅电极外侧形成侧墙，因此在栅电极切口 300中填充了侧墙的绝缘材料，从而能够将栅电极之间进行电隔离。但是，在上述工艺中，第二次光刻中形成的栅电极之间的切口很小，形成侧墙时， 绝缘材料难以填充到切口中，在后续工艺中(例如进行离子注入等工艺)很容易造成栅电极之间的短路。并且在这种掩膜光刻技术中，精确度要求极高，从而增加了 OPC(Optical Proximity Correction，光学临近效应校正)的难度；45nm技术代及以下的工艺中这种方法已经难以满足栅极掩膜成像及刻蚀精度的要求。因此有必要提出一种更为先进的栅电极形成技术来解决上述问题。
技术实现思路
本专利技术的目的旨在至少解决上述技术问题，特别是提出一种具有高精度的栅电极线切口的。为达到上述目的，根据本专利技术的一个方面，提出了一种半导体器件结构的制造方法，包括以下步骤提供半导体衬底；在半导体衬底上形成栅电极线；在栅电极线外侧形成侧墙；在栅电极线两侧的半导体衬底上形成源/漏区；在栅电极线或源/漏区上形成接触孔；其中，在侧墙形成后至半导体器件结构的前道工艺完成之前，将栅电极线进行切割以形成电隔离的栅电极。优选地，将栅电极线进行切割的方法可以包括采用反应离子刻蚀或激光切割刻蚀对栅电极线进行切割。优选地，如果半导体衬底上形成有浅沟槽隔离，则将栅电极线进行切割时切割的位置位于浅沟槽隔离的上方。本专利技术的一个实施例优选的栅电极线切割的时间为，在半导体衬底上形成层间介质层之前。在这个实施例中，在切割栅电极线之后则形成接触孔，具体的步骤可以包括在整个半导体器件结构上形成层间介质层，其中，层间介质层将所隔离的栅电极之间进行填充；接着刻蚀层间介质层以在栅极或源/漏区上形成接触孔。在本专利技术的另一个实施例中，还可以采用分别形成上、下接触孔的方法，包括首先形成第一层间介质层；刻蚀第一层间介质层以在源/漏区上形成下接触孔；然后形成第二层间介质层；刻蚀第二层间介质层以在栅电极线或源/漏区上形成上接触孔；其中，在源 /漏区上的下接触孔与上接触孔对齐，从而形成完整的接触孔。在形成下接触孔之后进行栅电极线的切割。在本专利技术的一个实施例中，在形成源/漏区后，该方法还包括进行替代栅工艺，包括将栅电极线去除以在侧墙内壁形成开口，接着在开口内形成替代栅电极线。或者，在本专利技术的一个实施例中，在形成侧墙后，即进行栅电极线的切割以形成隔离的栅电极；在这个方法中也可以进行替代栅工艺，包括在形成源/漏区后，将栅电极去除以在侧墙内壁形成开口以及在开口内形成替代栅电极。根据本专利技术的另一方面，提出了一种半导体器件结构，包括半导体衬底；至少两个栅电极，形成于所述半导体衬底上并沿栅宽的方向排列；侧墙，仅形成于所述栅电极的两侧，且沿栅宽的方向上，所述侧墙的端部与所述栅电极的端部相齐；源/漏区，形成于所述半导体衬底上且位于所述栅电极的两侧；其中，沿栅宽的方向上，相邻的栅电极之间填充有介质材料以形成栅电极之间的电隔离。优选地，平行于栅宽方向上，相邻栅电极之间的距离为1 lOnm。优选地，在侧墙的材料与介质材料相同的情况下，半导体器件结构还包括在介质材料与侧墙之间形成的界面层。例如侧墙的材料与介质材料可以包括氮化物、氧化物或含碳氧化物，界面层可以包括SiO2。优选地，界面层的厚度小于或等于lnm。优选地，在侧墙的材料与介质材料不同的情况下，介质材料可以包括Si02、SiOF、SiCOH、SiO、SiCO、SiCON、Si0N、PSG、BPSG 中的任一种或多种的组合。本专利技术实施例的，即在光刻形成栅电极线之后不立即切割栅电极线以隔离栅电极，而是在栅电极线的侧墙形成以后以及半导体器件结构的前道工艺完成之前再切割栅电极线以形成电隔离栅电极线切口。利用该方法制造的半导体器件结构，具备明显提升的栅电极线切口精度以及优化的栅电极侧墙剖面形状。由于是在侧墙形成之后的工艺中才进行栅电极线的切割，因此在后续工艺中能够在很大程度上避免栅电极之间的短路，并且切口可以更小。本专利技术实施例的栅电极线切割可以采用反应离子刻蚀或激光切割刻蚀，从而无需采用要求很高的0PC，简化了工艺流程。本专利技术附加的方面和优点将在下面的描述中部分给出，部分将从下面的描述中变得明显，或通过本专利技术的实践了解到。附图说明本专利技术上述的和/或附加的方面和优点从下面结合附图对实施例的描述中将变得明显和容易理解，本专利技术的附图是示意性的，因此并没有按比例绘制。其中图la、lb为现有技术中一种栅电极刻蚀方法示意图；图2-10b为根据本专利技术实施例的半导体器件结构的制造方法的流程中各步骤对应的结构剖面图；图11-12为本专利技术另一实施例的半导体器件结构的制造方法的流程中各步骤对应的结构剖面图。具体实施例方式下面详细描述本专利技术的实施例，所述实施例的示例在附图中示出，其中自始至终相同或类似的标号表示相同或类似的元件或具有相同或类似功能的元件。下面通过参考附图描述的实施例是示例性的，仅用于解释本专利技术，而不能解释为对本专利技术的限制。下文的公开提供了许多不同的实施例或例子用来实现本专利技术的不同结构。为了简化本专利技术的公开，下文中对特定例子的部件和设置进行描述。当然，它们仅仅为示例，并且目的不在于限制本专利技术。此外，本专利技术可以在不同例子中重复参考数字和/或字母。这种重复是为了简化和清楚的目的，其本身不指示所讨论各种实施例和/或设置之间的关系。此外，本专利技术提供了的各种特定的工艺和材料的例子，但是本领域普通技术人员可以意识到其他工艺的可应用于性和/或其他材料的使用。另外，以下描述的第一特征在第二特征之 “上”的结构可以包括第一和第二特征形成为直接接触的实施例，也可以包括另外的特征形成在第一和第二特征之间的实施例，这样第一和第二特征可能不是直接接触。图2-10b示出了根据本专利技术的实施例制造半导体器件结构流程中各步骤对应的结构剖面图。以下将结合图2-10b对本专利技术的实施例半导体器件结构的制造方法以及得到的半导体器件结构进行详细说明。首先，如图2所示，提供半导体衬底1000。衬底1000可以包括任何适合的半导体衬底材料，具体可以是但不限于硅、锗、锗化硅、SOI (绝缘体上硅)、碳化硅、砷化镓或者任何ΙΙΙ/ν族化合物半导体等。根据现有技术公知的设计要求(例如P型衬底或者η型衬底)，半导体衬本文档来自技高网...

【技术保护点】
１．一种半导体器件结构的制造方法，包括：提供半导体衬底；在所述半导体衬底上形成栅电极线；在所述栅电极线外侧形成侧墙；在所述栅电极线两侧的半导体衬底上形成源／漏区；在所述栅电极线或源／漏区上形成接触孔；其中，在所述侧墙形成后至所述半导体器件结构的前道工艺完成之前，将所述栅电极线进行切割以形成电隔离的栅电极。

【技术特征摘要】

【专利技术属性】
技术研发人员：钟汇才，梁擎擎，
申请(专利权)人：中国科学院微电子研究所，
类型：发明
国别省市：11