半导体装置的制造方法制造方法及图纸

技术编号:7007233 阅读:187 留言:0更新日期:2012-04-11 18:40
本发明专利技术提供一种半导体装置的制造方法。上述半导体装置的制造方法包括提供半导体基板。于半导体基板上形成一第一高介电常数介电层。对第一高介电常数介电层进行一第一处理工艺。在一实施例中,上述处理工艺可包括于氧气及/或在臭氧环境下的紫外线辐射工艺。于处理后第一高介电常数介电层上形成一第二高介电常数介电层。以及对第二高介电常数介电层进行一第二处理工艺。在一实施例中,上述高介电常数介电层形成一场效应晶体管的一栅极介电层。本发明专利技术的优点包括增强减少半导体装置的等效氧化层厚度(EOT)。

【技术实现步骤摘要】

本专利技术涉及一种,特别涉及一种半导体装置的介电层(例如一场效应晶体管的一栅极介电层)的形成方法。
技术介绍
当一些集成电路(IC)设计的技术节点微缩时,会致使想要以一金属栅极取代一公知多晶硅栅极以在微缩元件尺寸时改善元件性能。用于形成一金属栅极结构(例如具有一金属栅极)的一工艺可称为一“栅极后置(gate last)”工艺,其中于“最后”形成最终的栅极堆叠结构。上述工艺可减少包括必须于形成栅极结构之后进行的高温工艺的后续工艺数目。当晶体管的尺寸持续微缩时通常需要降低栅极氧化物的厚度以维持其性能。为了降低栅极漏电,通常需要使用高介电常数(high-k)栅极介电层,以允许在维持相同于较大技术节点使用一般的栅极介电层的相同等效厚度时,可有较大的物理厚度。栅极后置(gate last)和高介电常数(high-k)栅极介电层的其他优点包括可抑制位于栅极介电层下方的界面层的再生长(re-growth),其可有益于等效氧化层厚度(EOT),降低漏电和允许金属栅极有适当的功函数。然而,于公知半导体装置工艺中提供这种元件和工艺会面临许多挑战。沉积完毕的高介电常数(high-k)介电层会包括例如氧空本文档来自技高网...

【技术保护点】
1.一种半导体装置的制造方法,包括下列步骤:提供一半导体基板;于该半导体基板上形成一第一高介电常数介电层;对该第一高介电常数介电层进行一第一处理工艺,因而形成一处理后第一高介电常数介电层;于该处理后第一高介电常数介电层上形成一第二高介电常数介电层;以及对该第二高介电常数介电层进行一第二处理工艺,因而形成一处理后第二高介电常数介电层。

【技术特征摘要】
...

【专利技术属性】
技术研发人员:于雄飞李威养李达元许光源邱远鸿陶宏远于洪宇吴灵
申请(专利权)人:台湾积体电路制造股份有限公司
类型:发明
国别省市:71

网友询问留言 已有0条评论
  • 还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。

1