PMOS硅基底凹陷工艺制造技术

本发明专利技术公开了一种P型金属氧化物半导体管硅基底凹陷工艺：在半导体衬底，即硅基底上依次形成栅氧化层、多晶硅层和接触氧化硅层；对所述多晶硅层掺杂之后，在接触氧化硅层的表面形成低温氧化物层；在低温氧化物层的表面形成图案化的光阻胶层，定义所述多晶硅层形成栅极的位置；以图案化的光阻胶层为掩模，依次刻蚀低温氧化物层、接触氧化硅层、多晶硅层及栅氧化层，并去除图案化的光阻胶层；形成位于栅氧化层、多晶硅层、接触氧化硅层和低温氧化物层两侧的氮化硅侧壁层；刻蚀具有侧壁层的多晶硅层两侧的半导体衬底，形成硅基底凹陷区；在硅基底凹陷区中外延生长硅锗聚合体。该方法克服了PMOS结构上的蘑菇头缺陷。

【技术实现步骤摘要】

本专利技术涉及半导体元器件制造
，特别涉及一种PMOS硅基底凹陷工艺。
技术介绍
目前，由于硅锗聚合物的晶格常数(lattice constant)在压缩应力的作用下减 小，从而提高空穴迁移率进而升高驱动电流的强度。将硅锗聚合体与硅相比较，采用硅锗聚 合体时源漏极注入的离子具有更高的活性，因而硅锗聚合体构成的源漏极的电阻更低，最 后制成的P型金属氧化物半导体管(PM0Q具有更好的性能。并且，通过改变硅锗聚合体中 Ge的浓度，该技术可以应用于较小尺寸的制程。结合图Ia至图lf，对现有技术PMOS硅基底凹陷工艺进行说明，其包括以下步骤步骤11，在半导体衬底101上生成栅氧化层102，接着在该栅氧化层102上沉积 多晶硅层103，然后为了减少对多晶硅层进行掺杂时离子对多晶硅层的损伤，在多晶硅层 103上先生长一层接触氧化硅层104，再对多晶硅层103进行离子掺杂，接着在接触氧化硅 层104上沉积硬掩膜层105，为氮化硅层。最后，在硬掩膜层105上形成图案化的光阻胶层 106，定义多晶硅层103所形成的栅极的位置。如图Ia所示。其中半导体衬底为硅基底。步骤12，如图Ib所示，以图案化的光阻胶层106为掩膜，依次刻蚀硬掩膜层105、 接触氧化硅层104、多晶硅层103及栅氧化层102，并去除图案化的光阻胶层106。步骤13，如图Ic所示，在上述结构的表面，即半导体衬底101、硬掩膜层105的表 面，及栅氧化层102、多晶硅层103、接触氧化硅层104和硬掩膜层105的侧面，沉积氧化层 107，再在氧化层107的表面沉积氮化层108。其中，氧化层107和氮化层108的厚度用于在 形成侧壁层后，定义后续多晶硅层103与硅基底凹陷中外延生长硅锗聚合体的距离。步骤14，如图Id所示，干法异向刻蚀氮化层108，形成位于栅氧化层102、多晶硅层 103、接触氧化硅层104和硬掩膜层105两侧的侧壁层，刻蚀停止在107的表面。步骤15、如图Ie所示，干法异向刻蚀氧化层107，形成位于栅氧化层102、多晶硅层 103、接触氧化硅层104和硬掩膜层105两侧的侧壁层，刻蚀停止在半导体衬底101的表面， 此外将对硬掩膜层105造成一定的刻蚀。继而刻蚀具有侧壁层的多晶硅层两侧的半导体衬 底101，形成硅基底凹陷区109。步骤16，如图If所示，在硅基底凹陷区109中外延生长硅锗聚合体，即硅锗聚合体 填充在凹陷区内，最后以所述硅锗聚合体为基础，进行深离子注入形成源漏极，PMOS形成源 漏极时注入元素类型为P型，即硼、氟化硼等。其中，硅基底凹陷区109与多晶硅层103之 间的水平距离为氧化层107和氮化层108经异向刻蚀之后形成的复合侧壁层厚度。需要注意的是，在干法异向刻蚀氧化层107的过程中，由于刻蚀气体一般为四氟 化碳，对氧化物和氮化物的选择比不高，选择比一般在1. 5 1，在刻蚀完显露出的，位于硬 掩膜层105表面的氧化层107之后，很难停止刻蚀，导致很大部分的氮化层108形成的侧壁 层，以及硬掩膜层105都被严重损耗。如果氮化层108形成的侧壁层的厚度没有足够厚，对 其里面的多晶硅层103保护不够的话，在步骤16中外延生长硅锗聚合体的时候，锗离子会同时打到相当薄的氮化层108上，很容易渗透到其里面的多晶硅层，形成硅锗聚合物，在外 延生长的整个过程中，硅锗聚合物会在PMOS结构上越堆越多，形成蘑菇头缺陷(mushroom head defect)，如图2中椭圆内所示的絮状蘑菇头缺陷。
技术实现思路
有鉴于此，本专利技术解决的技术问题是克服PMOS结构上的蘑菇头缺陷。为解决上述技术问题，本专利技术的技术方案具体是这样实现的本专利技术公开了一种P型金属氧化物半导体管硅基底凹陷工艺，该方法包括在半导体衬底上依次形成栅氧化层、多晶硅层和接触氧化硅层；所述半导体衬底 为硅基底；对所述多晶硅层掺杂之后，在所述接触氧化硅层的表面形成低温氧化物层；在所述低温氧化物层的表面形成图案化的光阻胶层，定义所述多晶硅层形成栅极 的位置；以图案化的光阻胶层为掩膜，依次刻蚀低温氧化物层、接触氧化硅层、多晶硅层及 栅氧化层，并去除图案化的光阻胶层；在半导体衬底、低温氧化物层的表面，及栅氧化层、多晶硅层、接触氧化硅层和低 温氧化物层的侧面，沉积氮化层；干法异向刻蚀氮化层，形成位于栅氧化层、多晶硅层、接触氧化硅层和低温氧化物 层两侧的侧壁层；刻蚀具有侧壁层的多晶硅层两侧的半导体衬底，形成硅基底凹陷区；在硅基底凹陷区中外延生长硅锗聚合体；以所述硅锗聚合体为基础，进行P型离 子注入形成源漏极。所述低温氧化物层为干法异向刻蚀氮化层时的刻蚀终止层。由上述的技术方案可见，本专利技术在PMOS硅基底凹陷工艺中，在接触氧化硅层的表 面沉积致密的低温氧化物层，而不是硬掩膜氮化层，而且用于形成侧壁层的只有单层的氮 化层，在与现有技术复合侧壁层沉积厚度相同的情况下，本专利技术刻蚀氮化层形成侧壁层之 后的厚度明显比现有技术刻蚀复合侧壁层的厚，侧壁层留有足够的厚度就可以对其里面的 多晶硅层形成保护，从而有效防止外延生长硅锗聚合体的时候，锗渗透到多晶硅层，形成硅 锗聚合物，进而形成mushroom head defect。附图说明图Ia至图If为现有技术PMOS硅基底凹陷工艺的具体结构示意图。图2为硅基底凹陷工艺完成之后，具有蘑菇头缺陷的PM0S。图3为本专利技术PMOS硅基底凹陷工艺的流程示意图。图如至图如为本专利技术PMOS硅基底凹陷工艺的具体结构示意图。具体实施例方式为使本专利技术的目的、技术方案、及优点更加清楚明白，以下参照附图并举实施例， 对本专利技术进一步详细说明。本专利技术的核心思想是公开了一种P型金属氧化物半导体管硅基底凹陷工艺，该方法包括在半导体衬底上依次形成栅氧化层、多晶硅层和接触氧化硅层；所述半导体衬底 为硅基底；对所述多晶硅层掺杂之后，在所述接触氧化硅层的表面形成低温氧化物层；在所述低温氧化物层的表面形成图案化的光阻胶层，定义所述多晶硅层形成栅极 的位置；以图案化的光阻胶层为掩膜，依次刻蚀低温氧化物层、接触氧化硅层、多晶硅层及 栅氧化层，并去除图案化的光阻胶层；在半导体衬底、低温氧化物层的表面，及栅氧化层、多晶硅层、接触氧化硅层和低 温氧化物层的侧面，沉积氮化层；干法异向刻蚀氮化层，形成位于栅氧化层、多晶硅层、接触氧化硅层和低温氧化物 层两侧的侧壁层；刻蚀具有侧壁层的多晶硅层两侧的半导体衬底，形成硅基底凹陷区；在硅基底凹陷区中外延生长硅锗聚合体；以所述硅锗聚合体为基础，进行P型离 子注入形成源漏极。具体地，本专利技术PMOS硅基底凹陷工艺的流程示意图如图3所示，下面结合图如至 图如对方法制作中的具体结构示意图详细进行说明。步骤31，在半导体衬底101上生成栅氧化层102，接着在该栅氧化层102上沉积多 晶硅层103，然后为了减少对多晶硅层进行掺杂时离子对多晶硅层的损伤，在多晶硅层103 上先生长一层接触氧化硅层104，再对多晶硅层103进行离子掺杂，接着在接触氧化硅层 104上沉积低温氧化物层(LTO) 305，LTO的成分为氧化硅，由于采用了低温下的沉积方法所 以比较致密，可以用来作为刻蚀PMOS硅基底凹陷区时的硬掩膜层。最后，在LT0305上形成 图案化的光阻胶层106，定义多晶硅层103所本文档来自技高网...

【技术保护点】
１．一种Ｐ型金属氧化物半导体管硅基底凹陷工艺，该方法包括：在半导体衬底上依次形成栅氧化层、多晶硅层和接触氧化硅层；所述半导体衬底为硅基底；对所述多晶硅层掺杂之后，在所述接触氧化硅层的表面形成低温氧化物层；在所述低温氧化物层的表面形成图案化的光阻胶层，定义所述多晶硅层形成栅极的位置；以图案化的光阻胶层为掩膜，依次刻蚀低温氧化物层、接触氧化硅层、多晶硅层及栅氧化层，并去除图案化的光阻胶层；在半导体衬底、低温氧化物层的表面，及栅氧化层、多晶硅层、接触氧化硅层和低温氧化物层的侧面，沉积氮化层；干法异向刻蚀氮化层，形成位于栅氧化层、多晶硅层、接触氧化硅层和低温氧化物层两侧的侧壁层；刻蚀具有侧壁层的多晶硅层两侧的半导体衬底，形成硅基底凹陷区；在硅基底凹陷区中外延生长硅锗聚合体；以所述硅锗聚合体为基础，进行Ｐ型离子注入形成源漏极。

【技术特征摘要】

【专利技术属性】
技术研发人员：王新鹏，
申请(专利权)人：中芯国际集成电路制造上海有限公司，
类型：发明
国别省市：31