像素阵列基板制造技术

一种像素阵列基板，包括一基板、一像素阵列、至少一第一修补线、多条彼此并列的第二修补线、一第一连接线与一第二连接线。基板具有一平面，而像素阵列配置在平面上，并包括一像素群、多条扫描线与多条数据线。这些数据线与这些扫描线电性连接像素群。第一修补线配置在平面上，并与这些数据线交错。这些第二修补线配置在平面上，并与这些数据线交错。第一连接线配置在平面上，并连接第一修补线。第二连接线配置在平面上，并连接这些第二修补线。第一修补线、这些第二修补线、第一连接线与第二连接线皆与这些扫描线电性绝缘。（*该技术在2021年保护过期，可自由使用*）

【技术实现步骤摘要】

本技术是有关于一种显示器的组件，且特别是有关于一种具有多个晶体管（transistor）的像素阵列基板（pixel array substrate）。
技术介绍
像素阵列基板是一般液晶显示器（Liquid Crystal Display, LCD）中的重要组件，而像素阵列基板通常包括一像素阵列以及多条修补线（repair line），其中像素阵列包括一像素群（pixel group）以及多条电性连接像素群的数据线（data line），而像素群具有多个晶体管来控制液晶分子的转动，从而让液晶显示器可以显示影像。在检测像素阵列基板的过程中，当发现某一块像素阵列基板的其中一条数据线断路时，工作人员会对此像素阵列基板进行激光修补（laser repair）。详细而言，工作人员会在断路的数据线与修补线之间的重迭处照射激光束，以烧融数据线，并且连接数据线与修补线，让断路的数据线电性连接修补线，以使像素阵列基板能正常运作。然而，有时候因为制造过程中的瑕疵，造成在检测像素阵列基板以前，修补线早已电性连接数据线，以至于即使让断路的数据线与修补线电性连接，修补线仍难以发挥修补功能，造成像素阵列基板无法正常运作。
技术实现思路
本技术提供一种像素阵列基板，以解决上述修补线难以发挥修补功能的问题。本技术提出一种像素阵列基板，包括一基板、一像素阵列、至少一第一修补线、多条彼此并列的第二修补线、一第一连接线以及一第二连接线。基板具有一平面，而像素阵列配置在平面上，并且包括一像素群、多条彼此并列的扫描线与多条彼此并列的数据线。这些数据线与这些扫描线交错，且这些数据线与这些扫描线电性连接像素群。第一修补线配置在平面上，并与这些数据线交错。这些第二修补线配置在平面上，并与这些数据线交错，其中像素群位在第一修补线与这些第二修补线之间。第一连接线配置在平面上，并连接第一修补线。第二连接线配置在平面上，并位在像素群旁。第二连接线连接这些第二修补线，其中第一修补线、这些第二修补线、第一连接线与第二连接线皆与这些扫描线电性绝缘。在本技术一实施例中，上述像素阵列基板还包括多个检测垫。这些检测垫分别连接这些数据线，并位在这些第二修补线之间。在本技术一实施例中，上述第一修补线的数量为多个，而这些第一修补线彼此并列。在本技术一实施例中，上述像素阵列基板还包括至少一连接条。连接条配置在平面上，并连接在这些第一修补线之间。在本技术一实施例中，上述像素阵列基板还包括至少另一连接条。此连接条配置在平面上，并连接在这些第二修补线之间。在本技术一实施例中，上述连接条的数量为多条，这些连接条连接在这些第二修补线之间，而各条数据线位在相邻二连接条之间。在本技术一实施例中，上述像素阵列基板还包括多个检测垫。这些检测垫分别连接这些数据线，并位在这些第二修补线之间，其中各个检测垫位在相邻二连接条之间。在本技术一实施例中，上述第一修补线、这些第二修补线、第一连接线、第二连接线以及这些扫描线皆位在基板与这些数据线之间。在本技术一实施例中，上述像素阵列基板还包括一绝缘层。绝缘层配置在平面上，并且全面性地覆盖平面、第一修补线、这些第二修补线、第一连接线、第二连接线以及这些扫描线，而这些数据线配置在绝缘层上。在本技术一实施例中，上述像素阵列基板还包括一保护层，而保护层覆盖这些数据线与绝缘层。在本技术一实施例中，上述像素阵列基板还包括一驱动组件。驱动组件电性连接这些数据线，而第一修补线位在驱动组件与像素群之间。在本技术一实施例中，上述像素阵列基板还包括一修补组件，修补组件电性连接第一连接线与第二连接线。在本技术一实施例中，上述修补组件为一放大器。基于上述，由于本技术的像素阵列基板包括上述第一修补线与第二修补线，因而能提供多条可供激光修补所用的修补线（即第一修补线与第二修补线）。如此，本技术不仅能让断路的数据线传递像素信号，从而使像素阵列基板正常运作，并能解决公知修补线难以发挥修补功能的问题。为让本技术的上述特征和优点能更明显易懂，下文特举实施例，并配合所附图式，作详细说明如下。附图说明图1A是本技术一实施例的像素阵列基板的俯视示意图。图1B是图1A中的像素阵列基板的局部放大示意图。图1C是图1B中沿线I-I剖面所绘示的剖面示意图。图1D是图1A中的像素阵列基板在修补之后的俯视示意图。图2是本技术另一实施例的像素阵列基板的俯视示意图。具体实施方式图1A是本技术一实施例的像素阵列基板的俯视示意图。请参阅图1A，本实施例的像素阵列基板100包括一基板110以及一像素阵列120，其中基板110具有一平面112，而像素阵列120配置在平面112上。像素阵列120包括多条彼此并列的扫描线（scan line）122s、多条彼此并列的数据线122d以及一像素群124。这些数据线122d与这些扫描线122s交错，因此这些数据线122d与这些扫描线122s会呈网状排列，从而形成多个网格L1。这些数据线122d与这些扫描线122s电性连接像素群124。详细而言，像素群124包括多个像素单元（未绘示），而这些像素单元分别配置在这些网格L1内。各个像素单元包括一晶体管（未绘示）以及一像素电极（pixel electrode，未绘示），而这些晶体管电性连接这些像素电极，其中像素电极可由铟锡氧化物（Indium Tin Oxide, ITO）或铟锌氧化物（Indium Zinc Oxide, IZO）等透明导电材料所制作而成。这些晶体管在结构方面可以是薄膜晶体管（Thin-film Transistor, TFT），在电性方面可以是场效型晶体管（Field-Effect Transistor, FET）。因此，各个晶体管具有一栅极（gate）、一源极（source）以及一漏极（drain），其中栅极连接扫描线122s，源极连接数据线122d，而漏极连接像素电极。由此可知，这些晶体管能经由这些扫描线122s而被开启或关闭，以使这些像素电极能产生控制液晶分子转动的电场，从而让液晶显示器得以显示影像。像素阵列基板100还包括多条彼此并列的第一修补线131、多条彼此并列的第二修补线132、一第一连接线141以及一第二连接线142。这些第一修补线131、这些第二修补线132、第一连接线141以及第二连接线142皆配置在平面112上，其中第一连接线141连接这些第一修补线131，而第二连接线142连接这些第二修补线132。此外，第二连接线142位在像素群124旁。这些第一修补线131与这些第二修补线132皆与这些数据线122d交错，而像素群124位在这些第一修补线131与这些第二修补线132之间。详细而言，第一修补线131与第二修补线132二者的走向可以相同于扫描线122s的走向，而且这些第一修补线131与这些第二修补线132可以与这些扫描线122s并列，因此本文档来自技高网...

【技术保护点】
１．一种像素阵列基板，其特征在于，包括：一基板，具有一平面；一像素阵列，配置在该平面上，并且包括一像素群、多条彼此并列的扫描线与多条彼此并列的数据线，该些数据线与该些扫描线交错，且该些数据线与该些扫描线电性连接该像素群；至少一第一修补线，配置在该平面上，并与该些数据线交错；多条彼此并列的第二修补线，配置在该平面上，并与该些数据线交错，其中该像素群位在该第一修补线与该些第二修补线之间；一第一连接线，配置在该平面上，并连接该第一修补线；以及一第二连接线，配置在该平面上，并位在该像素群旁，该第二连接线连接该些第二修补线，其中该第一修补线、该些第二修补线、该第一连接线与该第二连接线皆与该些扫描线电性绝缘。

【技术特征摘要】
1.一种像素阵列基板，其特征在于，包括：
一基板，具有一平面；
一像素阵列，配置在该平面上，并且包括一像素群、多条彼此并列的扫描线与多条彼此并列的数据线，该些数据线与该些扫描线交错，且该些数据线与该些扫描线电性连接该像素群；
至少一第一修补线，配置在该平面上，并与该些数据线交错；
多条彼此并列的第二修补线，配置在该平面上，并与该些数据线交错，其中该像素群位在该第一修补线与该些第二修补线之间；
一第一连接线，配置在该平面上，并连接该第一修补线；以及
一第二连接线，配置在该平面上，并位在该像素群旁，该第二连接线连接该些第二修补线，其中该第一修补线、该些第二修补线、该第一连接线与该第二连接线皆与该些扫描线电性绝缘。
2.如权利要求1所述的像素阵列基板，其特征在于，还包括多个检测垫，该些检测垫分别连接该些数据线，并位在该些第二修补线之间。
3.如权利要求1所述的像素阵列基板，其特征在于，该第一修补线的数量为多个，而该些第一修补线彼此并列。
4.如权利要求3所述的像素阵列基板，其特征在于，还包括至少一连接条，该连接条配置在该平面上，并连接在该些第一修补线之间。
5.如权利要求1所述的像素阵列基板，其特征在于，还包括至少一连接条，该连接条配置在该平面上，并连接在该些第二修补线之间。
6....

【专利技术属性】
技术研发人员：曹峻赫，
申请(专利权)人：华映视讯吴江有限公司，中华映管股份有限公司，
类型：实用新型
国别省市：32