N型沟槽功率器件的形成方法技术

本发明专利技术提供了一种N型沟槽功率器件的形成方法，包括：提供半导体衬底；对所述半导体衬底进行刻蚀以形成沟槽；对所述沟槽侧壁的半导体衬底进行P型离子注入；形成栅介质层，覆盖所述沟槽的底部和侧壁；在所述沟槽中填充栅电极，所述栅电极位于所述栅介质层上。本发明专利技术能够避免沟槽平面图形的转角以及形成牺牲氧化层时的吸硼效应导致的沟槽侧壁的沟道区域掺杂不均匀的问题，防止阶梯式的开启电压现象以及局部突发击穿所导致的器件失效。

【技术实现步骤摘要】

本专利技术涉及半导体
，尤其涉及一种。
技术介绍
沟槽式DMOS (Trench DM0S)、沟槽式IGBT (Trench IGBT)等沟槽功率器件由于具有高耐压和低导通压降等突出优点，目前已经广泛地应用于汽车电子、电力机车以及工业控制等领域。沟槽功率器件一般是在沟槽中填充多晶硅来形成纵向的栅极和沟道，相对于一般的水平结构的器件，不仅在单位面积可以获得更大的器件单元沟道宽度，而且对于沟槽式 IGBT还可以消除平面IGBT中的JFET电阻，从而在相同的电流水平下可以获得更低的导通压降。但是也正是由于纵向的沟槽栅极的引入，对于器件的制造也提出了很多新的问题和挑战。现有技术中，沟槽功率器件的形成方法一般包括以下步骤在半导体衬底上刻蚀形成沟槽；在沟槽底部和侧壁形成牺牲氧化层；去除先前形成的牺牲氧化层；在沟槽中填充栅氧化层和多晶硅栅电极。由于沟槽功率器件的沟道区域位于沟槽的侧壁，容易受到沟槽平面图形的转角以及形成牺牲氧化层时的吸硼效应的影响。对于N型沟槽功率器件而言，沟槽平面图形的转角以及形成牺牲氧化层时的吸硼效应会导致沟槽侧壁的沟道区域掺杂不均勻，容易出现阶梯式的开启电压的现象，并且在反向关断时则会出现局部突发 (Snapback)击穿，造成器件的失效。
技术实现思路
本专利技术要解决的技术问题是提供一种，解决沟槽侧壁的沟道区域掺杂不均勻的问题。为解决上述技术问题，本专利技术提供了一种，包括提供半导体衬底；对所述半导体衬底进行刻蚀以形成沟槽；对所述沟槽侧壁的半导体衬底进行P型离子注入；形成栅介质层，覆盖所述沟槽的底部和侧壁；在所述沟槽中填充栅电极，所述栅电极位于所述栅介质层上。可选地，对所述沟槽侧壁的半导体衬底进行P型离子注入包括对所述沟槽侧壁的半导体衬底进行至少四步P型离子注入，其中各步P型离子注入的注入方向以所述半导体衬底的法线为轴旋转。可选地，所述每一步P型离子注入的注入角度为15°至75°，注入能量为IOKeV 至 IMKeV,注入剂量为 lEll/cm2 至 3E14/cm2。可选地，对所述沟槽侧壁的半导体衬底进行P型离子注入包括对所述沟槽侧壁的半导体衬底进行四步P型离子注入，其中各步P型离子注入的注入方向以所述半导体衬底的法线为轴旋转且相邻两步P型离子注入的注入方向相互垂直。可选地，在形成所述沟槽之后，进行所述P型离子注入之前，还包括在所述沟槽的侧壁和底部形成牺牲氧化层；在所述P型离子注入之后，形成所述栅介质层之前，还包括去除所述牺牲氧化层。可选地，使用湿法刻蚀去除所述牺牲氧化层。可选地，对所述沟槽侧壁的半导体衬底进行P型离子注入是以所述半导体衬底的表面为掩膜的。可选地，在形成所述沟槽之后，对所述沟槽侧壁的半导体衬底进行P型离子注入之前，还包括在所述半导体衬底的表面形成掩膜层并图形化以定义出所述沟槽的图形； 所述P型离子注入是以所述图形化后的掩膜层为掩膜的。可选地，所述半导体衬底包括基底、位于所述基底上的N型外延层和位于所述N型外延层上的P型体区层，对所述半导体衬底进行刻蚀以形成沟槽包括对所述P型体区层和 N型外延层进行刻蚀以形成沟槽，所述沟槽底部暴露出所述N型外延层。可选地，在所述沟槽中填充栅电极之后还包括对所述P型体区层进行离子注入， 分别形成源区和体区。与现有技术相比，本专利技术具有以下优点本专利技术实施例的中，在形成沟槽之后，对沟槽侧壁的半导体衬底进行P型离子注入，补偿了沟槽平面图形的转角以及形成牺牲氧化层时的吸硼效应，使得沟槽侧壁的沟道区域的掺杂更加均勻，避免阶梯式开启电压以及反向关断时的局部突发击穿等问题，调节并提高器件阈值电压的稳定性。进一步的，本专利技术实施例中对沟道侧壁的P型离子注入包括至少四步P型离子注入，其中每一步P型离子注入的注入方向以半导体衬底的法线为轴旋转，有利于改善注入的P型离子的分布均勻性。附图说明图1是本专利技术实施例的的流程示意图；图2至图8是本专利技术实施例的的各步骤的剖面结构示意图。具体实施例方式现有技术的N型沟槽功率器件中，沟槽平面图形的转角以及形成牺牲氧化层时的吸硼效应会导致沟槽侧壁的沟道区域掺杂不均勻，容易出现阶梯式的开启电压的现象，并且在反向关断时则会出现局部突发击穿，造成器件的失效。本专利技术实施例的中，在形成沟槽之后，对沟槽侧壁的半导体衬底进行P型离子注入，补偿了沟槽平面图形的转角以及形成牺牲氧化层时的吸硼效应，使得沟槽侧壁的沟道区域的掺杂更加均勻，避免阶梯式开启电压以及反向关断时的局部突发击穿等问题，调节并提高器件阈值电压的稳定性。进一步的，本专利技术实施例中对沟道侧壁的P型离子注入包括至少四步P型离子注入，其中每一步P型离子注入的注入方向以半导体衬底的法线为轴旋转，有利于改善注入的P型离子的分布均勻性。下面结合具体实施例和附图对本专利技术作进一步说明，但不应以此限制本专利技术的保护范围。图1示出了本专利技术实施例的的流程示意图，包括步骤Sll，提供半导体衬底；步骤S12，对所述半导体衬底进行刻蚀以形成沟槽；步骤S13，对所述沟槽侧壁的半导体衬底进行P型离子注入；步骤S14，形成栅介质层，覆盖所述沟槽的底部和侧壁；步骤S15，在所述沟槽中填充栅电极，所述栅电极位于所述栅介质层上。图2至图8是本专利技术实施例的的各步骤的剖面结构示意图，下面结合图1和图2至图9进行详细说明。需要说明的是，本实施例中是以沟槽式 DMOS的形成过程为例进行说明的，但应当理解的是，本实施例的方案还可以适用于N型沟槽功率器件，如沟槽式IGBT等。结合图1和图2，执行步骤S11，提供半导体衬底10。半导体衬底10可以是硅衬底、锗硅衬底、III-V族元素化合物衬底、或绝缘体上硅结构，或本领域技术人员公知的其他半导体材料衬底。本实施例中，半导体衬底10包括基底101、位于基底101上的N型外延层 102和位于N型外延层102上的P型体区层103，其中P型体区层103是通过P型离子注入并且炉管推进形成的。结合图1和图3，执行步骤S12，对所述半导体衬底10进行刻蚀以形成沟槽11。具体的，在本实施例中是对P型体区层103和N型外延层102进行刻蚀，以形成沟槽11，沟槽 11的底部暴露出了 N型外延层102。具体刻蚀过程可以包括在P型体区层103的表面形成掩膜层，如光刻胶、硬掩膜等；对掩膜层进行图形化，定义出沟槽11的图形；以图形化后的掩膜层为掩膜对P型体区层103和N型外延层102进行刻蚀，形成沟槽11 ；之后去除图形化后的掩膜层。在刻蚀形成沟槽11之后，还可以在沟槽11的底部和侧壁形成牺牲氧化层(图中未示出)，其形成方法可以是热氧化等。结合图1和图4至图5，执行步骤S 13，对所述沟槽11侧壁的半导体衬底10进行 P型离子注入。上述P型离子注入过程可以包括至少四步P型离子注入，其中各步P型离子注入的注入方向以半导体衬底10的法线为轴旋转，即进行一步P型离子注入后，以半导体衬底 10的法线为轴旋转注入方向，进行下一步P型离子注入。具体的，每一步P型离子注入的注入角度为15°至75°，注入能量为IOKeV至IMKeV,注入剂量为lEll/cm2至3E14/cm2，注入离子可以是硼离子、铟离子等。作为一个优选的实施例，本实施例中的P型离子注入包括四步，其中各步P型离子注入的注入方向以半导体衬底10的法线为轴旋转且相邻两本文档来自技高网...

【技术保护点】
１．一种Ｎ型沟槽功率器件的形成方法，其特征在于，包括：提供半导体衬底；对所述半导体衬底进行刻蚀以形成沟槽；对所述沟槽侧壁的半导体衬底进行Ｐ型离子注入；形成栅介质层，覆盖所述沟槽的底部和侧壁；在所述沟槽中填充栅电极，所述栅电极位于所述栅介质层上。

【技术特征摘要】

【专利技术属性】
技术研发人员：吕宇强，杨海波，
申请(专利权)人：上海先进半导体制造股份有限公司，
类型：发明
国别省市：31