包含鳍片的半导体结构及其制造方法技术

公开了一种半导体结构及其制造方法。所述制造半导体结构的方法，包括：a)在半导体衬底上外延生长蚀刻停止层；b)在所述蚀刻停止层上外延生长半导体层；c)在所述半导体层上形成图案化的掩模层；d)通过各向异性的湿法蚀刻，去除所述半导体层未被所述掩模层遮挡的部分，其中，所述湿法蚀刻停止在所述蚀刻停止层的上表面上，使得所述半导体层被所述掩模层遮挡的部分形成半导体鳍片，并且所述半导体鳍片的侧壁接近或位于硅的{111}晶面。该方法获得的半导体鳍片具有良好的表面质量和减少的晶体缺陷，可用于制造FinFET。

【技术实现步骤摘要】

本专利技术涉及，具体地涉及用于FinFET的半导体鳍片。
技术介绍
随着半导体器件的尺寸按比例缩小，出现了阈值电压随沟道长度减小而下降的问题，也即，在半导体器件中产生了短沟道效应。为了抑制短沟道效应，在美国专利US6，413，802中公开了在SOI上形成的FinFET， 包括在硅鳍片(Fin)的中间形成的沟道区，以及在硅鳍片两端形成的源/漏区。为了在硅鳍片的中间形成沟道区、在其两端形成源/漏区以及可选的源/漏延伸区，需要执行离子注入。然而，离子注入导致硅的非晶化。在随后的步骤中执行退火，使得非晶硅通过固相外延生长重新转变为单晶硅。本专利技术人已经研究了半导体鳍片的侧壁与固相外延生长的结晶质量之间的关系。在本专利技术人提交的中国专利申请CN200910M2769.3中提出，通过改变晶片定位缺口 (notch)的方向，可以消除固相外延生长形成的高缺陷区。在此通过引用将其全部内容包含在本文中。另一方面，已经认识到半导体鳍片的表面质量还受到在离子注入步骤之前执行的蚀刻步骤的不利影响。通常采用例如反应离子蚀刻(RIE)的干法蚀刻工艺形成上述半导体鳍片，离子轰击很容易造成晶体结构的损伤。即使改变晶片定位缺口的方向，在固相外延生长之后，反应离子蚀刻仍然可能导致最终的鳍片表面质量变劣(即不平整以及高缺陷密度)，最终导致FinFET的栅极对沟道的控制能力下降。
技术实现思路
本专利技术的目的是提供一种具有改善的表面质量的半导体鳍片及其制造方法。根据本专利技术的一方面，提供一种半导体结构，包括半导体衬底和位于半导体衬底上方的半导体鳍片，在所述半导体衬底和所述半导体鳍片之间包括蚀刻停止层，所述半导体鳍片的侧壁接近硅的{111}晶面，或位于硅的{111}晶面上，优选地，所述半导体鳍片的侧壁与硅的{111}晶面之间的夹角小于5度。根据本专利技术的另一方面，提供一种半导体结构的制造方法，该方法包括以下步骤 a)在半导体衬底上形成蚀刻停止层；b)在所述蚀刻停止层上形成半导体层；c)在所述半导体层上形成图案化的掩模层；d)通过湿法蚀刻，去除所述半导体层未被所述掩模层遮挡的部分，其中，所述湿法蚀刻停止在所述蚀刻停止层的上表面上，并且所述半导体层被所述掩模层遮挡的部分形成半导体鳍片，并且所述半导体鳍片的侧壁接近或位于硅的{111}晶面。优选地，半导体鳍片的侧壁与硅的{111}晶面之间的夹角小于5度。在本专利技术的形成半导体鳍片的方法中，引入了附加的蚀刻停止层，从而可以采用湿法蚀刻代替干法蚀刻，避免了在干法刻蚀过程中由于离子轰击造成的表面质量变劣。利用湿法蚀刻的选择性，鳍片的高度将等于半导体层的厚度，从而可以利用半导体层的厚度精确地控制鳍片的高度。并且，在湿法蚀刻步骤中对半导体层进行各向异性蚀刻，鳍片的侧壁是蚀刻速度最慢的{111}晶面，这不仅避免了底切等缺陷的出现，而且鳍片的侧壁也可以获得良好的平整度和结晶质量。此外，正如在上述
技术介绍
部分中所指出的那样，如果鳍片的侧壁为{111}晶面， 则在之后的固相外延生长中可以使得高缺陷区的面积最小化。该半导体鳍片尤其适合于制作FinFET。附图说明图Ia和Ib示意地示出根据本专利技术的半导体鳍片在硅衬底上的取向。图2至图7是示意性地示出形成根据本专利技术的制造半导体鳍片的方法各阶段半导体结构的截面图。具体实施例方式以下将参照附图更详细地描述本专利技术。在各个附图中，相同的元件采用类似的附图标记来表示。为了清楚起见，附图中的各个部分没有按比例绘制。应当理解，在描述器件的结构时，当将一层、一个区域称为位于另一层、另一个区域“上面”或“上方”时，可以指直接位于另一层、另一个区域上面，或者在其与另一层、另一个区域之间还包含其它的层或区域。并且，如果将器件翻转，该一层、一个区域将位于另一层、另一个区域“下面”或“下方”。如果为了描述直接位于另一层、另一个区域上面的情形，本文将采用“直接在......上面”或“在......上面并与之邻接”的表述方式。在下文中描述了本专利技术的许多特定的细节，例如器件的结构、材料、尺寸、处理工艺和技术，以便更清楚地理解本专利技术。然而，正如本领域的技术人员能够理解的那样，可以不按照这些特定的细节来实现本专利技术。例如，衬底和鳍片的半导体材料可以选自IV族半导体，如Si或Ge，或III-V族半导体，如GaAs、InP, GaN, SiC,或上述半导体材料的叠层。此外，在下文中描述晶面或晶向时采用了晶面族或晶向族的表示方法。例如，特定的晶向和是彼此垂直的两个方向，但由于硅晶体的对称性，可以将两个特定的晶向统一表示为晶向族<110>。由于硅晶体的对称性是本领域公知的，当表述“晶向<110> 与晶向<110>相垂直”，可以理解指的是“特定的晶向与特定的晶向相垂直”或类似的方向关系。在本文中，术语“蚀刻停止层”是指其蚀刻速度小于将蚀刻掉的半导体层的蚀刻速度的层。利用蚀刻停止层与半导体层之间蚀刻速度的差异，可以选择性地去除半导体层。蚀刻停止层可由高掺杂(例如掺杂浓度高于5X1019/cm3)的P型半导体或SiGe组成，其中掺杂剂可为选自B、Al、feu In、Tl构成中的至少一种。参见图la，本专利技术意图制作位于半导体衬底1的半导体鳍片2。仅仅作为示例，半导体衬底1和鳍片2都由硅组成。鳍片2可以形成在半导体衬底1的(110)表面上，通过外延生长形成，例如分子束外延(MBE)，并且鳍片2沿着硅的<111>方向延伸，侧壁接近硅的 {111}晶面或位于硅的{111}晶面上。参见图lb，为了获得图Ia所示的鳍片2的取向，通过以硅晶片1的中心为轴顺时针旋转大约35. 3度，将硅晶片1的定位缺口 3的位置从标记硅的<110>晶向改为标记硅的 <111>晶向。在随后的光刻和蚀刻步骤中，将依据定位缺口 3的位置确定图案方向，从而可以形成沿着硅的<111>方向延伸、侧壁为{111}晶面的鳍片2。实际上，由于工艺上的变化，例如上述旋转的角度可能在一定程度上出现偏差，鳍片的侧壁可能偏离硅的{111}晶面。申请人发现，在鳍片的侧壁与硅的{111}晶面之间的夹角小于5度的情形下，仍然有可能在鳍片中获得理想的表面质量。图2至7示意性地示出在固相外延生长步骤之前形成半导体鳍片的各个步骤。本专利技术的方法开始于单晶Si衬底10。参见图2，通过已知的沉积工艺，如PVD、CVD、原子层沉积、分子束外延(MBE)、溅射等，在Si衬底10的表面上从下至上依次外延生长含Ge约为10-30%、厚度约为5-20nm的 SiGe层11、以及厚度约为20-70nm的Si层12。在随后的步骤中，将利用对Si层12的图案化形成鳍片，Si层12的厚度可以按照在器件设计方面对鳍片高度的要求来选择。参见图3，在Si层12的表面上形成将用作硬掩模和保护层的氧化硅层13和氮化物层14。可以通过热氧化，将Si层12的表面的一部分转变为氧化硅层13。替代地，可以通过上述已知的沉积工艺形成氧化硅层13。氧化硅层的厚度约为5nm。通过上述已知的沉积技术，在氧化硅层13上形成厚度约为IOnm的氮化物层 14(如氮化硅)。参见图4，在氮化物层14的表面上涂敷光致抗蚀剂层，然后通过包含曝光和显影的光刻工艺，形成图案化的光致抗本文档来自技高网...

【技术保护点】
１．一种半导体结构，包括半导体衬底和位于半导体衬底上方的半导体鳍片，所述半导体衬底和所述半导体鳍片之间包括蚀刻停止层，并且所述半导体鳍片的侧壁接近或位于硅的｛１１１｝晶面。

【技术特征摘要】

【专利技术属性】
技术研发人员：尹海洲，骆志炯，朱慧珑，
申请(专利权)人：中国科学院微电子研究所，北京北方微电子基地设备工艺研究中心有限责任公司，
类型：发明
国别省市：11