一种横向高压功率半导体器件的结终端结构制造技术

一种横向高压功率半导体器件的结终端结构，属于半导体功率器件技术领域。通过将横向高压功率半导体器件的曲率终端部分的N型漂移区长度缩短，使得N型漂移区与P-well区间隔一定距离，间隔部分以P型衬底代替，相当于引入P型衬底的附加电荷，使得原来的P-well区与N型漂移区构成的pn结处的电场峰值降低，同时在P型衬底与N型漂移区构成的pn结处引入新的电场峰值，而且增大了曲率终端的曲率半径，避免电力线的过于集中，提高器件的击穿电压。其中N型漂移区表面还可与表面RESURF结构或超结结构相结合。本发明专利技术可以减小器件曲率终端的宽度，节约器件版图面积，并且与CMOS工艺相兼容，利用本发明专利技术可制作性能优良的高压、高速、低导通损耗的横向高压功率器件。

【技术实现步骤摘要】

本专利技术属于半导体功率器件
，涉及一种横向高压功率半导体器件的结终端结构。
技术介绍
高压功率集成电路的发展离不开可集成的横向高压功率器件。高压功率器件要求具有高的击穿电压，低的导通电阻，低的开关损耗。横向高压功率器件实现高的击穿电压要求其用于承担耐压的漂移区具有低的掺杂浓度，但为了满足器件低导通电阻，又要求作为电流通道的漂移区具有高的掺杂浓度。MOS类器件的比导通电阻与器件耐压的矛盾关系限制了该类器件在高压大电流领域的应用。横向高压功率器件通常为闭合结构，包括圆形结构、跑道型结构及叉指状结构等。对于闭合的跑道型结构和叉指状结构，在弯道部分和指尖部分会出现小曲率终端，电场线在小曲率半径处会发生集中，器件整体容易在小曲率半径处提前发生雪崩击穿，这对于横向高压功率器件版图结构提出了新的挑战。为了减小曲率效应，常常采用增大直道部分和叉指直线型部分的宽度，来增大弯道部分和叉指指尖部分的曲率半径，或者器件直道部分和叉指直线型部分采用常规结构，在小曲率半径处增大曲率半径，形成“哑铃”状结构，但是以上通过增大弯道部分和叉指指尖部分曲率半径的做法都会占用较大的芯片面积，从而带来不必要的器件版图面积浪费，导致器件比导通电阻的增大。
技术实现思路
本专利技术针对现有小曲率半径结终端的横向高压功率半导体器件的曲率终端处曲率半径小、电场线容易集中、曲率端局部电场大、易发生提前雪崩击穿的问题，提出一种新型的横向高压功率半导体器件的结终端结构，该结构能偶提高横向高压功率半导体器件的曲率部分的耐压能力，同时不会占用较大的芯片面积。本专利技术技术方案为一种横向高压功率半导体器件的结终端结构，如图1所示，包括直线结终端结构和曲率结终端结构。所述直线结终端结构如图2所示，与横向高压功率半导体器件有源区结构相同， 包括漏极N+接触区1、N型漂移区2、P形衬底3、栅极多晶硅4、栅氧化层5、P-well区6、源极N+接触区7、源极P+接触区8 ；P-well区6与N型漂移区2位于P型衬底3的上层，其中 P-well区6位于中间，两边是N型漂移区2，且P_well区6与N型漂移区2相连；N型漂移区2中远离P-well区6的两侧是漏极N+接触区1，P-well区6的上层具有与金属化源极相连的源极N+接触区7和源极P+接触区8，其中源极P+接触区8位于中间，源极N+接触区 7位于源极P+接触区8两侧；源极N+接触区7与N型漂移区2之间的P-well区6表面是栅氧化层5，栅氧化层5的表面是栅极多晶硅4。所述曲率结终端结构如图3所示，包括漏极N+接触区1、N型漂移区2、P型衬底3、栅极多晶硅4、栅氧化层5、P-well区6、源极P+接触区8 ；P-well区6表面是栅氧化层5， 栅氧化层5的表面是栅极多晶硅4 ；曲率结终端结构中的N+接触区1、N型漂移区2、栅极多晶硅4和栅氧化层5分别与直线结终端结构中的N+接触区1、N型漂移区2、栅极多晶硅4 和栅氧化层5相连并形成环形结构；其中，曲率结终端结构中的环形N+接触区1包围环形 N型漂移区2，曲率结终端结构中的环形N型漂移区2包围环形栅极多晶硅4和环形栅氧化层5。与“直线结终端结构中的P-well区6与N型漂移区2相连”不同的是，曲率结终端结构中的P-well区6与N型漂移区2不相连且相互间距为LP。本专利技术的工作原理可以描述如下如图1所示，器件终端结构包括漏极1、N漂移区2、P衬底3、栅极多晶硅4、栅氧化层5、P-well区6、源极N+7、源极P+8。器件结构可以分为两部分来描述，包括直线结终端结构(如图2所示)和曲率结终端结构(如图3所示)。直线结终端结构与横向高压功率半导体器件有源区结构相同，P-well区6与N漂移区2相连，当漏极施加高电压时，P_well区 6与N型漂移区2所构成的pn结冶金结面开始耗尽，轻掺杂N型漂移区2的耗尽区将主要承担耐压，电场峰值出现在P-well区6与N型漂移区2所构成的pn结冶金结面。如果器件的曲率结终端结构采用传统结构，如图4所示，会由于曲率效应造成在高掺杂P-well区6 与轻掺杂N型漂移区2所构成的曲率pn结冶金结面的电力线高度集中，使得P-well区6与 N型漂移区2所构成的pn结冶金结面处的电场峰值很快达到硅的临界电场值，导致器件提前发生雪崩击穿。故本专利技术在曲率结终端结构中采用图3所示的结构，解决高掺杂Piell 区6与轻掺杂N型漂移区2所构成的pn结曲率冶金结面的电力线高度集中造成器件发生提前雪崩击穿的问题。图3中，高掺杂P-well区6与轻掺杂P型衬底3相连，轻掺杂P型衬底3与轻掺杂N型漂移区2相连，高掺杂P-well区6与轻掺杂N型漂移区2的距离为LP。 当器件漏极加高压时，器件源极指尖曲率部分轻掺杂P型衬底3与轻掺杂N型漂移区2相连，代替了高掺杂P-well区6与轻掺杂N型漂移区2所构成的pn结冶金结面，轻掺杂P型衬底3为耗尽区增加附加电荷，既有效降低了由于高掺杂P-well区6处的高电场峰值，又与N型漂移区2引入新的电场峰值。由于P型衬底3和N型漂移区2都是轻掺杂，所以在同等偏置电压条件下，冶金结处电场峰值降低。又由于器件指尖曲率部分高掺杂P-well区 6与轻掺杂P型衬底3接触处增大了 P型曲率终端处的半径，缓解了电场线的过度集中，避免器件在源极指尖曲率部分的提前击穿，提高器件指尖曲率部分的击穿电压。p-well区6与N漂移区2的距离Lp对器件的耐压有影响，需要优化设计。P_well 区6与N型漂移区2的距离Lp如果太小，不能有效缓解源极指尖部分的曲率效应(如图5 (b) 所示)，会使器件提早击穿；Lp如果太大会使得承受耐压的N型漂移区太小(如图5(d)所示)，也无法获得高的击穿电压。因此，优化的Lp对器件耐压的设计至关重要。图5是不同的Lp长度的器件源极指尖部分结构示意图，其中带箭头虚线表示电力线，电力线越密代表电场值越大；粗实线表示冶金结面。图5 (a)所示P-well区6与N型漂移区2的距离Lp为 0 μ m时，曲率效应会比较严重，电力线集中在P-well区6与N漂移区2所构成的pn结冶金结面，导致电场很快达到硅的临界击穿电场，器件过早发生雪崩击穿。P-well区6与N型漂移区2的距离Lp较小时如图5(b)所示，曲率效应会比图5 (a)所示的结果有所改善，但是仍然会由于高掺杂P-well区6与N型漂移区2所构成的pn结冶金结面的电力线的集中导致器件提前发生雪崩击穿。P-well区6与N型漂移区2的距离Lp较大时如图5 (d)所示，曲率效应的影响几乎可以忽略，但是承担部分耐压的轻掺杂N漂移区2耗尽区长度过小，也会导致器件的耐压较低。P-well区6与N型漂移区2的距离Lp需要优化的长度(如图5(c) 所示)，通过引入合适长度的轻掺杂P型衬底3，将高掺杂P-well区6和轻掺杂N型漂移区 2构成的小曲率半径冶金结变为轻掺杂P型衬底3和轻掺杂N型漂移区2构成的冶金结。 由于曲率半径的增加，可降低小曲率结的电场集中；并在同等偏置电压下，由于轻掺杂P型衬底3的引入，使得衬底参与了耐压，可进一步降低冶金结处的电场峰值，从而提高器件曲率结终端的击穿电压。需要说明的是，曲率结终端结构中ρ-well区6与N型漂移区2之间的距离Lp的具体取值范围可在数微本文档来自技高网...

【技术保护点】
１．一种横向高压功率半导体器件的结终端结构，包括直线结终端结构和曲率结终端结构；所述直线结终端结构与横向高压功率半导体器件有源区结构相同，包括漏极Ｎ＋接触区（１）、Ｎ型漂移区（２）、Ｐ形衬底（３）、栅极多晶硅（４）、栅氧化层（５）、Ｐ－ｗｅｌｌ区（６）、源极Ｎ＋接触区（７）、源极Ｐ＋接触区（８）；Ｐ－ｗｅｌｌ区（６）与Ｎ型漂移区（２）位于Ｐ型衬底（３）的上层，其中Ｐ－ｗｅｌｌ区（６）位于中间，两边是Ｎ型漂移区（２），且Ｐ－ｗｅｌｌ区（６）与Ｎ型漂移区（２）相连；Ｎ型漂移区（２）中远离Ｐ－ｗｅｌｌ区（６）的两侧是漏极Ｎ＋接触区（１），Ｐ－ｗｅｌｌ区（６）的上层具有与金属化源极相连的源极Ｎ＋接触区（７）和源极Ｐ＋接触区（８），其中源极Ｐ＋接触区（８）位于中间，源极Ｎ＋接触区（７）位于源极Ｐ＋接触区（８）两侧；源极Ｎ＋接触区（７）与Ｎ型漂移区（２）之间的Ｐ－ｗｅｌｌ区（６）表面是栅氧化层（５），栅氧化层（５）的表面是栅极多晶硅（４）；所述曲率结终端结构包括漏极Ｎ＋接触区（１）、Ｎ型漂移区（２）、Ｐ型衬底（３）、栅极多晶硅（４）、栅氧化层（５）、Ｐ－ｗｅｌｌ区（６）、源极Ｐ＋接触区（８）；Ｐ－ｗｅｌｌ区（６）表面是栅氧化层（５），栅氧化层（５）的表面是栅极多晶硅（４）；曲率结终端结构中的Ｎ＋接触区（１）、Ｎ型漂移区（２）、栅极多晶硅（４）和栅氧化层（５）分别与直线结终端结构中的Ｎ＋接触区（１）、Ｎ型漂移区（２）、栅极多晶硅（４）和栅氧化层（５）相连并形成环形结构；其中，曲率结终端结构中的环形Ｎ＋接触区（１）包围环形Ｎ型漂移区（２），曲率结终端结构中的环形Ｎ型漂移区（２）包围环形栅极多晶硅（４）和环形栅氧化层（５）；与“直线结终端结构中的Ｐ－ｗｅｌｌ区（６）与Ｎ型漂移区（２）相连”不同的是，曲率结终端结构中的Ｐ－ｗｅｌｌ区（６）与Ｎ型漂移区（２）不相连且相互间距为ＬＰ。...

【技术特征摘要】

【专利技术属性】
技术研发人员：乔明，温恒娟，胡曦，王猛，庄翔，周锌，何逸涛，
申请(专利权)人：电子科技大学，
类型：发明
国别省市：90