形成交替排列的P型和N型半导体薄层的工艺方法技术

本发明专利技术公开了一种形成交替排列的P型和N型半导体薄层的工艺方法，步骤一，在表面取向为(100)或(110)晶面的衬底硅片上生长一层N型外延层；步骤二，在所述N型外延层上形成沟槽；步骤三，在所述沟槽内采用硅源气体、卤化物气体、氢气和掺杂气体的混合气体进行P型硅外延生长，填充沟槽。本发明专利技术能使外延填充沟槽后，沟槽无晶格缺陷或缺陷很少，没有空洞或仅有很小空洞。

【技术实现步骤摘要】

本专利技术涉及半导体集成电路领域，特别是涉及一种形成交替排列的P型和N型半导体薄层的工艺方法。
技术介绍
超级结结构的MOSFET器件的结构如图1所示，在硅衬底1上的外延层(N型或P 型)2内有沟槽型的具有相反导电类型填充的外延层(P型或N型)3，该区域顶部从外向内依次被P阱区5、N+阱区6、P+注入层7包围。在两个沟槽型外延层3之间，N外延层2之上设有多晶硅4，多晶硅4上设有层间介质8，然后源金属电极9覆盖整个层间介质8和外延层3。硅衬底1的背面(即图1所示的下方)有背面金属电极(漏极)10。该器件主要的难点是交替排列的P型和N型半导体薄层结构的形成。该结构形成工艺方法有两种，第一种(见图幻是在硅衬底21上生长一层外延层22，在外延层22中合适的位置进行注入掺杂形成离子注入区23 ；在原有的外延层22之上再生长一层外延层 22 ；在前次相同的注入掺杂位置，位于后生长的外延层22内再进行注入掺杂形成离子注入区23。这样经过多次的循环外延生长和注入掺杂，直至外延厚度达到所需要的沟道深度。在炉管进行注入掺杂区扩散使多个离子注入区形成一完成的掺杂区25，这样完整的P (或N) 型薄层才算本文档来自技高网...

【技术保护点】
１．一种形成交替排列的Ｐ型和Ｎ型半导体薄层的工艺方法，其特征在于，包括如下步骤：步骤一，在表面取向为（１００）晶面或（１１０）晶面的衬底硅片上生长一层Ｎ型外延层；步骤二，在所述Ｎ型外延层上形成沟槽；步骤三，在所述沟槽内采用硅源气体、卤化物气体、氢气和掺杂气体的混合气体进行Ｐ型硅外延生长，填充沟槽。

【技术特征摘要】

【专利技术属性】
技术研发人员：刘继全，谢烜，
申请(专利权)人：上海华虹NEC电子有限公司，
类型：发明
国别省市：31