本发明专利技术涉及在显示面板中的一种移位暂存器以及栅极驱动阵列结构。显示面板包含一基板以及多个像素，像素形成于定义数个像素行的基板上，每个像素行具有H的高度。移位暂存器具有多级移位暂存单元，并且依序配置于基板之上，使得每一级移位暂存单元具有高度为(j*H)的布局，j为一大于一的正整数。每一级移位暂存单元用以产生j个扫描信号，其分别用以驱动j个相邻的像素行。本发明专利技术能精简基板上的移位暂存器的电路布局。
【技术实现步骤摘要】
本专利技术披露一种移位暂存器，尤其涉及显示面板上的一种移位暂存器结构以及栅极驱动阵列结构。显示面板具有基板以及多个像素，像素形成于定义数个像素行的基板上， 每个像素行具有H的高度。移位暂存器具有多级移位暂存单元，并且依序配置于基板之上， 使得每一级移位暂存单元具有高度为(j*H)的布局，j为大于一的正整数。每一级移位暂存单元用以产生j个扫描信号，其分别用以驱动j个相邻的像素行。
技术介绍
一种显示面板具有一基板以及像素元件。这些像素元件的配置排列则是以一矩阵的方式，其具有以行的方式排列的栅极线与以列的方式排列的数据线。显示面板借由一驱动电路所驱动，其中驱动电路包含一栅极驱动器与一数据驱动器。栅极驱动器产生多个栅极信号(扫描信号)依序作用于栅极线，用以一行一行地依序开启像素元件。数据驱动器产生多个源极信号(数据信号)，也即，依序对图像信号进行取样，上述源极信号同时作用于数据线，并结合作用于栅极线的栅极信号，用以显示图像于面板之上。在此驱动电路中，具有多级移位暂存单元的一移位暂存器运用于栅极驱动器中， 以产生多个栅极信号，进而依序驱动栅极线。为了降低成本，目前已有许多方式将移位暂存器与栅极驱动器整合于显示面板上。举例来说，其中一种方式是将移位暂存器与栅极驱动器制造于面板的玻璃基板之上，也即所谓栅极驱动阵列结构(Gate Driver on Array, GOA)，主要是使用非晶硅(a-Si)薄膜晶体管(TFTs)，且/或低温多晶硅(LTPS)薄膜晶体管。图12所示为一显示面板10，其具有一移位暂存器常见的一栅极驱动阵列结构11。 其中，移位暂存器具有多级移位暂存单元16。每一级移位暂存单元16产生一扫描信号，其用以驱动面板上相对应的像素行。在栅极驱动阵列结构11当中，每一级移位暂存单元16 形成于具有高度为H的一布局13的基板之上，此高度与显示面板10的像素行12高度相同。当运用于高画质图像显示时，高解析度是非常需要的，因此移位暂存器通常会设计成多个级数。此外，当显示科技更进步发展时，每一级移位暂存单元的电路就变得更加复杂。这使得显示面板的栅极驱动阵列设计变得非常复杂。因而，迄今为止，本领域普通技术人员无不穷其努力找寻其解决之道，以改善上述的问题症结。
技术实现思路
为了解决现有技术的问题，本专利技术的一形式是关于一种移位暂存器。在一实施例中，移位暂存器包含多级移位暂存单元ISJ，η = 1，2，...，N，N为一正整数，上述级移位暂存单元相互串联电性耦接。每一级移位暂存单元&，包含一级移位电路以及一解多工电路。级移位电路具有一第一输入端以及一输出端。其中，第一输入端用以接收一第一控制信号HCn。输出端用以4输出相对应的输出信号。解多工电路包含一第一开关电路以及一第二开关电路。其中，第一开关电路具有一第一输入端、一第二输入端以及一输出端。第一开关电路的第一输入端用以接收一第一时钟脉冲信号CK1，第一开关电路的第二输入端电性耦接至级移位电路的输出端，第一开关电路的输出端用以相对应输出一第一扫描信号G(2n-l)。第二开关电路具有一第一输入端、一第二输入端以及一输出端。第二开关电路的第一输入端用以接收一第二时钟脉冲信号CK2，第二开关电路的第二输入端电性耦接至级移位电路的输出端，第二开关电路的输出端用以相对应输出一第二扫描信号以2η)。第一控制信号HCn、第一时钟脉冲信号CKl以及第二时钟脉冲信号CK2中的每一个均具有特征为介于高电压电平与低电压电平间交替的波形。其中，第一控制信号HCru第一时钟脉冲信号CKl以及第二时钟脉冲信号CK2的高电压电平的脉宽分别为WH，W1, W2，且满足下列关系式Wh ^ W^ff2第一开关电路以及第二开关电路中的每一个均具有一第一晶体管。第一晶体管具有一栅极、一源极以及一漏极。栅极电性耦接至开关电路的第二输入端，源极电性耦接至开关电路的第一输入端，漏极电性耦接至开关电路的输出端。在一实施例中，第一开关电路以及第二开关电路中的每一个均还具有一第二晶体管。第二晶体管具有一栅极、一源极以及一漏极。第二晶体管的栅极电性耦接至第一晶体管的漏极，第二晶体管的源极电性耦接至第二晶体管的栅极，第二晶体管的漏极电性耦接至第一晶体管的源极。在另一实施例中，第一开关电路以及第二开关电路中的每一个也均具有一电性耦接至第一晶体管漏极的下拉电路。在一实施例中，第一开关电路以及第二开关电路中的每一个均包含一第一晶体管以及一二极管。第一晶体管具有一栅极、一源极以及一漏极。栅极电性耦接至开关电路的第一输入端，源极电性耦接至开关电路的第二输入端，漏极电性耦接至开关电路的输出端。 二极管具有一阳极以及一阴极。阳极电性耦接至第一晶体管的漏极，阴极电性耦接至第一晶体管的栅极。在另一实施例中，第一开关电路以及第二开关电路中的每一个均包含一二极管、 一第一晶体管以及一第二晶体管。二极管具有一阳极以及一阴极。阳极电性耦接至开关电路的第一输入端。第一晶体管具有一栅极、一源极以及一漏极。第一晶体管的栅极电性耦接至开关电路的第二输入端，第一晶体管的源极电性耦接至二极管的阴极，第一晶体管的漏极电性耦接至开关电路的输出端。第二晶体管具有一栅极、一源极以及一漏极。第二晶体管的栅极电性耦接至第一晶体管的漏极，第二晶体管的源极电性耦接至第二晶体管的栅极，第二晶体管的漏极电性耦接至二极管的阳极。在一实施例中，第一开关电路以及第二开关电路中的每一个均包含一二极管、一第一晶体管以及一下拉电路。二极管具有一阳极以及一阴极。二极管的阳极电性耦接至开关电路的第一输入端。第一晶体管具有一栅极、一源极以及一漏极。栅极电性耦接至开关电路的第二输入端，源极电性耦接至二极管的阴极，漏极电性耦接至开关电路的输出端。下拉电路电性耦接至第一晶体管的漏极。在级移位电路的一实施例中，级移位电路还具有一第二输入端、一第三输入端、一第四输入端、一第五输入端以及一第六输入端。第二输入端用以接收一第二控制信号LC1，第三输入端用以接收一第三控制信号LC2，第四输入端用以接收一参考电压VSS，第五输入端用以接收由最接近的前级移位电路Slri所输出的第二扫描信号以2n-2)，第六输入端用以接收由最接近的次级移位电路Sn+1所输出的第二扫描信号以2n+2)。在一实施例中，级移位电路包含一上拉控制电路、一上拉电路、一下拉控制电路以及一下拉电路。上拉控制电路电性耦接至第五输入端。上拉电路电性耦接至上拉控制电路、 第一输入端以及输出端。下拉控制电路电性耦接至上拉控制电路、上拉电路、第二输入端、 第三输入端以及第四输入端。下拉电路电性耦接至下拉控制电路、上拉电路、第六输出端以及输出端。本专利技术的另一形式是有关于上述显示面板中所披露的移位暂存器的一栅极驱动阵列结构。显示面板包含一基板以及多个像素，上述像素形成于定义数个像素行的基板上， 每个像素行具有H的高度。在一实施例中，多级移位暂存单元{Sn}，依序配置于基板之上， 使得每一级移位暂存单元&具有一高度为2H的布局，且输出自级移位暂存单元&的第一扫描信号以2n-l)以及第二扫描信号G (2η)，其分别用以驱动第Qn-I)像素行以及第Qn) 像素行。栅极驱动阵列结构还包含形成于基板上的一数据总线结构。此数据总线结构用以本文档来自技高网...
【技术保护点】
１．一种移位暂存器，包含多级移位暂存单元｛Ｓｎ｝，ｎ＝１，２，．．．，Ｎ，Ｎ为一正整数，所述多级移位暂存单元相互串联电性耦接，每一所述多级移位暂存单元Ｓｎ包含：一级移位电路，具有一第一输入端以及一输出端，该第一输入端用以接收一第一控制信号ＨＣｎ，该输出端用以相对应输出一输出信号；以及一解多工电路，用以接收该级移位电路所输出的输出信号以及一数据总线产生的ｊ个时钟脉冲信号ＣＫ１，ＣＫ２，．．．，ＣＫｊ，并输出相对应的ｊ个扫描信号Ｇ（ｊ＊ｎ－ｊ＋１），Ｇ（ｊ＊ｎ－ｊ＋２），．．．，Ｇ（ｊ＊ｎ），该解多工电路包含ｊ个开关电路，ｊ为一大于一的正整数，其中每一所述开关电路具有一第一输入端、一第二输入端以及一输出端，该第一输入端用以接收ｊ个时钟脉冲信号ＣＫ１，ＣＫ２，．．．，ＣＫｊ中相对应的一个，该第二输入端电性耦接至该级移位电路的输出端，以接收该输出信号，该输出端用以输出ｊ个扫描信号Ｇ（ｊ＊ｎ－ｊ＋１），Ｇ（ｊ＊ｎ－ｊ＋２），．．．，Ｇ（ｊ＊ｎ）中相对应的一个；其中该第一控制信号ＨＣｎ以及ｊ个时钟脉冲信号中的每一个均具有特征为介于高电压电平与低电压电平间交替的波形；其中该第一控制信号以及ｊ个时钟脉冲信号的高电压电平脉宽分别为ＷＨ，Ｗ１，Ｗ２，．．．，Ｗｊ，满足下列关系：ＷＨ≥Ｗ１＋Ｗ２＋．．．＋Ｗｊ 。...
【技术特征摘要】
...
【专利技术属性】
技术研发人员：张竣桓，苏国彰，陈勇志，刘俊欣，
申请(专利权)人：友达光电股份有限公司，
类型：发明
国别省市：71
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。