移位寄存器电路、源极驱动器及其方法技术

本发明专利技术提供一种移位寄存器电路、源极驱动器及其方法。所述移位寄存器电路包括：多个移位寄存器，配置为通过根据第一时钟信号和第二时钟信号将输入信号顺序地移位来产生锁存时钟信号，第一时钟信号和第二时钟信号包括比移位寄存器时钟信号长的周期以及彼此不同的相位，其中，所述多个移位寄存器中的奇数移位寄存器配置为由第一时钟信号驱动，其中，偶数移位寄存器配置为由第二时钟信号驱动。

【技术实现步骤摘要】

以下描述涉及一种用于平板显示(FPD)装置的源极驱动器，更具体地讲，涉及一种具有改进的操作特性的移位寄存器电路以及包括所述移位寄存器的用于FPD装置的源极驱动器。
技术介绍
通常，FPD装置(诸如，TFT-IXD)包括平板显示板；配置为驱动平板显示板的栅极线的栅极驱动器；配置为驱动平板显示板的源极线的源极驱动器。如图1所示，传统的源极驱动器包括移位寄存器电路100、数据寄存器电路200、保持寄存器电路300、电平转换器电路400、解码器电路500和输出缓冲器电路600。移位寄存器电路100配置为根据移位寄存器时钟信号SFT_CK将锁存时钟F_LAT1至F_LATn产生到数据寄存器电路200，从而将被显示的RGB数据被顺序地存储在其中。传统的移位寄存器电路100包括多个串联连接的移位寄存器S/R1至S/Rn。参照图2，移位寄存器S/R1至S/Rn配置为通过在一个水平同步时钟HSYNC期间在移位寄存器时钟SFT_CK的上升沿将水平开始信号STV移位，来产生输出信号SFT_0UT1至SFT_0UTn。 逻辑门GAl至GAn被配置为逻辑地组合移位寄存器S/R1至S/Rn的输出信号SFT_0UT1至 SFT_0UTn以及移位寄存器时钟信号SFT_CK，并将所得的信号作为锁存时钟信号F_LAT1至 F_LATn提供给数据寄存器电路200的第一锁存器，第一锁存器配置为锁存显示数据RGB。保持寄存器电路300包括第二锁存器，第二锁存器配置为响应于负荷信号S-LAT保持存储在数据寄存器电路200中的显示数据RGB。在传统的移位寄存器电路100中，因为仅使用D触发器来实现移位寄存器S/R1至 S/Rn,所以电路大小比较小并且电路结构简单。然而，当移位寄存器时钟信号SFT_CK的周期比较短时，水平开始信号STV的保持裕度(holding margin)不足。在这种情况下，因为无法很好地执行移位操作，所以移位寄存器S/R1至S/Rn不能正常地产生输出信号SFT_0UT1 至SFT_0UTn。因此，也不能产生锁存时钟信号F_LAT1至F_LATn。为了解决这些问题，提出了图3的移位寄 存器电路100。图3仅示出图1的移位寄存器电路100的移位寄存器S/R1至S/Rn。参照图3，传统的移位寄存器电路100包括串联布置的多个移位寄存器S/R1至S/ Rn。使用两个串联连接的触发器DFl和DF2来实现移位寄存器S/R1至S/Rn中的每个。参照图4的波形图，设置在前级的触发器DFl配置为通过在移位寄存器时钟信号SFT_CK的上升沿将作为输入信号的水平开始信号STV或者前一移位寄存器S/R1至SRn-I的输出信号 SFT_0UT1至SFT_0UTn-l移位，来产生脉冲信号SFT_P1至SFT_Pn。同时，设置在后级的触发器DF2配置为通过在移位寄存器时钟信号SFT_CK的下降沿将脉冲信号SFT_P1至SFT_Pn移位，来产生移位寄存器S/R1至SRn-I的输出信号SFT_0UT1至SFT_OUTn_l。复位信号 SFT_RSTB将触发器DFl和DF2复位。当假设移位寄存器时钟信号SFT_CK的周期为Tck时，与使用单个触发器实现每个移位寄存器的情况相比，传统的移位寄存器电路100可确保关于水平开始信号STV的保持裕度大于Tck/2。因此，移位寄存器电路100可更稳定地操作。然而，因为使用两个触发器来实现每个寄存器，所以电路大小增加。此外，参照图5，当通过延迟水平开始信号STV达到延迟时间“td，stv产生的信号317_1 被施加到最前面的移位寄存器S/R1中的前面的触发器DFl的输入端D，并且通过延迟移位寄存器时钟信号SFT_CK达到延迟时间“td，ck”产生的信号SFT_CK_R被作为触发器DFl的时钟信号被施加时，如果(td，ck) > (td, stv+Tck/2)，则传统的移位寄存器电路 100不能执行移位操作。即，当Tck较小时，关于水平开始信号STV的保持裕度仍然不足，因此移位寄存器不能正常地产生输出信号。此外，因为移位寄存器时钟信号SFT_CK作为包括在已经完成移位操作的移位寄存器中的触发器DFl和DF2的时钟信号CK被连续地提供，所以不执行移位操作移位寄存器连续地锁存相同的数据，引起不必要的电流消耗。具体地讲，由于源极驱动器的移位寄存器电路100仅将一个高电平脉冲移位，因此这成为不必要的电流消耗的重要原因。因为构成移位寄存器电路100的移位寄存器中只有一个执行移位操作，所以电流消耗相对较大
技术实现思路
实施例针对具有改进的操作特性的移位寄存器电路以及包括所述移位寄存器电路的用于FPD装置的源极驱动器。在一个普通方面，提供一种移位寄存器电路，包括多个移位寄存器，配置为通过根据第一时钟信号和第二时钟信号将输入信号顺序地移位来产生锁存时钟信号，第一时钟信号和第二时钟信号包括比移位寄存器时钟信号长的周期以及彼此不同的相位，其中，所述多个移位寄存器中的奇数移位寄存器配置为由第一时钟信号驱动，其中，偶数移位寄存器配置为由第二时钟信号驱动。在移位寄存器电路中，第二时钟信号的相位可落后于第一时钟信号的相位。在移位寄存器电路中，第一时钟信号和第二时钟信号可包括移位寄存器时钟信号的两倍周期。在移位寄存器电路中，第二时钟信号的相位可落后于第一时钟信号的相位达到移位寄存器时钟信号的一个周期。在移位寄存器电路中，奇数移位寄存器可配置为，响应于作为输入信号提供的处于高电平的水平开始信号或者前一移位寄存器的输出信号，在第一时钟信号的上升沿执行移位操作；偶数移位寄存器可配置为，响应于处于高电平的前一移位寄存器的输出信号，在第二时钟信号的上升沿执行移位操作。在移位寄存器电路中，响应于所述多个移位寄存器完成移位操作，前一移位寄存器的输出信号的电平可配置为在产生下一移位寄存器的输出信号之后改变。在移位寄存器电路中，所述多个移位寄存器可配置为，由下一移位寄存器的输出信号控制，从而仅有一个移位寄存器执行移位操作。在移位寄存器电路中，每个移位寄存器可包括时钟控制器，配置为控制第一时钟信号或第二时钟信号；锁存器，配置为响应于从时钟控制器提供的门信号将输入信号移位； 输出控制器，配置为控制移位寄存器的输出信号。在移位寄存器电路中，时钟控制器可包括AND门，所述AND门配置为接收水平开始信号或前一移位寄存器的输出信号作为一个输入信号；接收第一时钟信号或第二时钟信号作为另一输入信号；产生门信号。在移位寄存器电路中，所述锁存器可以是动态锁存器，所述动态锁存器配置为通过输入端提供有电源电压；提供有作为门信号的时钟控制器的输出信号。在移位寄存器电路中，输出控制器可包括NOR门，所述NOR门配置为接收前一移位寄存器的输出信号和移位寄存器复位信号；产生动态锁存器的复位信号。 在另一普通方面，提供一种用于平板显示装置的源极驱动器，包括数据寄存器电路，配置为根据锁存时钟信号锁存将被显示在平板显示装置上的外部数据；移位寄存器电路，配置为根据相位不同的第一时钟信号和第二时钟信号将输入信号移位，并将锁存时钟信号提供给数据寄存器电路。在源极驱动器中，第一时钟信号和第二时钟信号可包括移位寄存器时钟信号的两倍周期。在源极驱动器中，第二时钟信号的相位可落后于第一时钟信号的相位达本文档来自技高网...

【技术保护点】
１．一种移位寄存器电路，包括：多个移位寄存器，配置为通过根据第一时钟信号和第二时钟信号将输入信号顺序地移位来产生锁存时钟信号，第一时钟信号和第二时钟信号包括比移位寄存器时钟信号长的周期以及彼此不同的相位，其中，所述多个移位寄存器中的奇数移位寄存器配置为由第一时钟信号驱动，偶数移位寄存器配置为由第二时钟信号驱动。

【技术特征摘要】
2010.02.12 KR 10-2010-00135841.一种移位寄存器电路，包括多个移位寄存器，配置为通过根据第一时钟信号和第二时钟信号将输入信号顺序地移位来产生锁存时钟信号，第一时钟信号和第二时钟信号包括比移位寄存器时钟信号长的周期以及彼此不同的相位，其中，所述多个移位寄存器中的奇数移位寄存器配置为由第一时钟信号驱动，偶数移位寄存器配置为由第二时钟信号驱动。2.如权利要求1所述的移位寄存器电路，其中，第二时钟信号的相位落后于第一时钟信号的相位。3.如权利要求1所述的移位寄存器电路，其中，第一时钟信号和第二时钟信号包括移位寄存器时钟信号的两倍周期。4.如权利要求3所述的移位寄存器电路，其中，第二时钟信号的相位落后于第一时钟信号的相位达到移位寄存器时钟信号的一个周期。5.如权利要求1所述的移位寄存器电路，其中，奇数移位寄存器配置为，响应于作为输入信号提供的处于高电平的水平开始信号或者前一移位寄存器的输出信号，在第一时钟信号的上升沿执行移位操作；偶数移位寄存器配置为，响应于处于高电平的前一移位寄存器的输出信号，在第二时钟信号的上升沿执行移位操作。6.如权利要求1所述的移位寄存器电路，其中，响应于所述多个移位寄存器完成移位操作，前一移位寄存器的输出信号的电平配置为在产生下一移位寄存器的输出信号之后改变。7.如权利要求1所述的移位寄存器电路，其中，所述多个移位寄存器配置为，由下一移位寄存器的输出信号控制，从而仅有一个移位寄存器执行移位操作。8.如权利要求1所述的移位寄存器电路，其中，每个移位寄存器包括 时钟控制器，配置为控制第一时钟信号或第二时钟信号；锁存器，配置为响应于从时钟控制器提供的门信号将输入信号移位； 输出控制器，配置为控制移位寄存器的输出信号。9.如权利要求8所述的移位寄存器电路，其中，时钟控制器包括AND门，所述AND门配置为接收水平开始信号或前一移位寄存器的输出信号作为一个输入信号； 接收第一时钟信号或第二时钟信号作为另一输入信号； 产生门信号。10.如权利要求9所述的移位寄存器电路，其中，所述锁存器是动态锁存器，所述动态锁存器配置为通过输入端提供有电源电压；提供有作为门信号的时钟控制器的输出信号。11.如权利要求10所述的移位寄存器电路，其中，输出控制器包括NOR门，所述NOR门配置为接收前一移位寄存器的输出信号和移位寄存器复位信号； 产生动态锁存器的复位信号。12.一种用于平板显示装置的源极驱动器，包括数据寄存器电路，配置为根据锁存时钟信号锁存将被显示在平板显示装置上的外部数据；移位寄存器电路，配置为根据相位不同的第一时钟信号和第二时钟信号将输入信号移位，并将锁存时钟信号提供给数据寄存器电路。13.如权利要求12所述的源极驱动器，其中，第一时钟信号和第二时钟信号包括移位寄存器时钟信号的两倍周期。14.如权利要求12所述的源极驱动器，其中，第二时钟信号的相位落后于第一时钟信号的相位达到移位...

【专利技术属性】
技术研发人员：郑圭荣，
申请(专利权)人：美格纳半导体有限公司，
类型：发明
国别省市：KR