多时钟域测试方法及测试电路技术

本发明专利技术公开了一种多时钟域测试方法及测试电路。所述多时钟域包括若干个工作时钟，所述多时钟域测试方法的测试过程为：每个时钟域的工作时钟与测试时钟通过一个时钟切换控制电路为工作电路提供相应的时钟；设置时钟域选择信号为每个时钟域中的时钟切换控制电路提供工作使能信号，通过时钟域选择信号控制不同时钟切换控制电路的工作使能有效或无效，进而控制时钟切换控制电路对应的时钟域是否进行测试的状态。利用本发明专利技术所述的测试方法及测试电路，可以有效解决多时钟域同时测试以及跨时钟域电路的测试问题。

【技术实现步骤摘要】

本专利技术属于集成芯片的测试
，具体地说，是涉及对芯片进行测试时的一种多时钟域测试方法及测试电路。
技术介绍
在数字电视、机顶盒中所使用的集成芯片的设计、生成过程中，为了测试芯片在制造中是否存在短路、开路等问题，经常需要加入DFT设计(可测试性设计)。通常，做芯片测试时需要使用特定的测试时钟，称之为ATE时钟；而芯片正常工作的时钟称之为工作时钟。 一般来说，ATE时钟通常比实际应用中芯片的正常工作时钟的频率要低，因此，为保证测试的准确性，通常都用芯片的工作时钟作为捕获数据的捕获时钟。所以，在进行芯片测试的时候，电路时钟需要不停地在正常工作时钟与测试时钟之间进行切换，以完成相应的测试功能。以scan(扫描链)为例，在扫描测试使能有效时，需要选择扫描测试时钟，将数据移位进寄存器中；然后将扫描测试使能置为无效，芯片以正常工作时钟工作，并捕获数据；然后，再将扫描测试使能置为有效，将捕获的数据移位出来，查看是否正确。现有芯片测试过程中，一般是直接进行测试时钟与工作时钟的切换，切换过程没有设置额外的切换控制电路。这种不加控制而直接切换的方式对于测试时钟与工作时钟频率相差不大的情况是可以正常运行的，不会在切换过程中产生毛刺或亚稳态不好等现象。 而随着现在数字芯片集成度越来越高的同时，芯片的处理速度也越来越快，即其工作频率越来越高。那么，若对测试时钟与工作时钟的切换过程不加以控制，极容易出现时钟切换中的毛刺或亚稳态不好等现象，直接影响了芯片的测试结果。另一方面，集成芯片在实际应用过程中，其时钟通常被划分为多个时钟域，每个时钟域的时钟不尽相同。为实现不同时钟域的测试，现有的做法是把每个时钟域分开后分别做测试，测试时间较长，测试过程复杂，而且，对于一些跨多个时钟域的电路不能进行有效的测试，测试局限性较大。
技术实现思路
本专利技术针对现有技术在对集成芯片进行测试时无法统一控制不同的时钟域、对跨多个时钟域的电路不能进行有效测试的不足，提供了一种多时钟域测试方法，以有效解决多时钟域同时测试以及跨时钟域电路的测试问题。为解决上述技术问题，本专利技术采用下述技术方案予以实现一种多时钟域测试方法，所述多时钟域包括若干个工作时钟；每个时钟域的工作时钟与测试时钟通过一个时钟切换控制电路为工作电路提供相应的时钟；设置时钟域选择信号为每个时钟域中的时钟切换控制电路提供工作使能信号，通过时钟域选择信号控制不同时钟切换控制电路的工作使能有效或无效，进而控制时钟切换控制电路对应的时钟域是否进行测试的状态。如上所述的测试方法，为实现对测试时钟与工作时钟间的切换控制，在时钟域选择信号控制时钟切换控制电路的工作使能有效时，时钟切换控制电路控制时钟在工作时钟与测试时钟之间进行切换，为时钟切换控制电路所连接的工作电路提供相应的测试时钟或捕获数据的捕获时钟。如上所述的测试方法，为保证测试的准确性、提高数据捕获速度，所述时钟切换控制电路所输出的捕获时钟的频率与该时钟切换控制电路所连接的工作时钟的频率相同。如上所述的测试方法，为便于实现对捕获时钟工作时间的控制，所述时钟域选择信号为每个时钟域中的时钟切换控制电路提供的工作使能信号为移位寄存器产生的多位数据信号，所述时钟切换控制电路所输出的捕获时钟的宽度由所述工作使能信号的数据位数来确定。本专利技术还提供了一种多时钟域测试电路，用于控制多个时钟域，并实现对跨时钟域的电路结构的有效测试。为实现上述专利技术目的，本专利技术采用下述技术方案予以实现一种多时钟域测试电路，所述多时钟域包括若干个工作时钟；每个时钟域的工作时钟和测试时钟作为输入时钟分别连接至一个时钟切换控制电路，时钟切换控制电路的输出为工作电路提供相应的时钟；还包括时钟域选择电路，时钟域选择电路的输入端连接时钟域选择信号，时钟域选择电路的输出端分别连接至每个时钟域对应的时钟切换控制电路的使能端。如上所述的测试电路，所述时钟域选择电路具体包括若干个时钟域选择单元，每个时钟域选择单元对应一个时钟切换控制电路，每个时钟域选择单元的输出分别连接至对应的时钟切换控制电路的使能端。如上所述的测试电路，所述时钟切换控制电路具体可采用下述结构来实现，包括测试时钟延时调整单元，其输入端连接测试使能信号和测试时钟，其输出端输出测试时钟调整信号；工作时钟延时调整单元，其输入端一方面连接测试时钟延时调整单元的输出端， 另一方面连接工作时钟，其输出端输出工作时钟调整信号；工作时钟窗口信号产生单元，其输入端一方面连接工作时钟延时调整单元的输出端，另一方面连接所述时钟域选择电路中的为该时钟切换控制电路提供使能信号的时钟域选择单元的输出端，其输出端输出工作时钟窗口信号；捕获时钟信号产生单元，其输入端一方面连接工作时钟窗口信号产生单元的输出端，另一方面连接工作时钟，其输出端输出捕获时钟信号；时钟选择单元，其输入端一方面连接捕获时钟信号产生单元的输出端，另一方面连接测试时钟，其控制端连接时钟选择控制信号，其输出端输出实际时钟信号。如上所述的测试电路，其还可以包括产生所述时钟选择控制信号的时钟选择控制信号产生单元，时钟选择控制信号产生单元的输入端一方面连接测试使能信号，另一方面连接工作时钟旁路信号。如上所述的测试电路，其还可以包括工作模式选择单元，其输入端一方面连接所述时钟选择单元的输入端，另一方面连接工作时钟，其控制端连接测试模式信号，其输出端输出实际时钟信号。如上所述的测试电路，其各组成单元具体可以采用下述元器件来实现所述测试时钟延时调整单元及所述工作时钟延时调整单元采用寄存器来实现；所述工作时钟窗口信号产生单元及所述捕获时钟信号产生单元采用组合逻辑电路来实现；所述时钟域选择单元采用寄存器来实现；所述时钟选择控制信号产生单元采用组合逻辑电路来实现；所述时钟选择单元及所述工作模式选择单元采用多路选择器来实现。与现有技术相比，本专利技术的优点和积极效果是1、本专利技术通过设置时钟域选择信号为每个时钟域中的时钟切换控制电路提供工作使能信号，通过改变时钟切换控制电路工作使能的有效或无效状态，可以自由组合控制哪个或哪些时钟域为测试时钟域，可以同时支持多个时钟域的测试工作，而无需将各个时钟域分开单独进行测试，提高了测试效率；且通过不同的组合控制可以有效地排除不同时钟域之间的影响，解决了跨时钟域的电路的测试问题。2、本专利技术通过设置时钟切换控制电路对工作时钟与测试时钟的切换进行控制，能够有效地解决高频工作时钟与低频测试时钟在切换时容易因存在毛刺、亚稳态较差等现象而影响测试准确性的问题，提高了对芯片电路进行测试的高效性和准确性。结合附图阅读本专利技术的具体实施方式后，本专利技术的其他特点和优点将变得更加清林疋。附图说明图1是应用本专利技术多时钟域测试方法的多时钟域测试电路一个实施例的结构框图；图2是应用本专利技术多时钟域测试方法的多时钟域测试电路另一个实施例的结构框图；图3是图2多时钟域测试电路结构中时钟切换控制电路一个实施例的原理框图；图4是图3时钟切换控制电路的一个具体电路连接图；图5是图4电路连接图中时钟切换控制电路的输入时钟与输出时钟的时序图；图6是图4电路连接图中产生捕获时钟信号的时序图。具体实施例方式下面结合附图和具体实施方式对本专利技术的技术方案作进一步详细的说明。本专利技术考虑到现有技术在对芯片进行测试时，由于存在多时钟域，需要将本文档来自技高网...

【技术保护点】
１．一种多时钟域测试方法，所述多时钟域包括若干个工作时钟；其特征在于，每个时钟域的工作时钟与测试时钟通过一个时钟切换控制电路为工作电路提供相应的时钟；设置时钟域选择信号为每个时钟域中的时钟切换控制电路提供工作使能信号，通过时钟域选择信号控制不同时钟切换控制电路的工作使能有效或无效，进而控制时钟切换控制电路对应的时钟域是否进行测试的状态。

【技术特征摘要】

【专利技术属性】
技术研发人员：邱敏，
申请(专利权)人：青岛海信信芯科技有限公司，
类型：发明
国别省市：95