基于FPGA的VIP模块的FT测试方法，在FPGA中设计一个发送数据模块；将LCDC的VSYNC取反，作为FPGA送出数据的时序；FPGA送出CCIR656或YUV422格式的数据给VIP采样，VIP采样的时序和发送数据的时序是一致的；将采样到的数据和发送的数据对比，测试VIP是否正常工作。本发明专利技术能灵活的实现任何的数字电路，摆脱模拟信号的干扰，减少受制于专用芯片的束缚，来辅助待测芯片的FT测试。
【技术实现步骤摘要】
基于FPGA的Vl P模块的FT测试方法
本专利技术涉及芯片测试技术，具体是指一种基于FPGA的VIP模块的FT测试方法。
技术介绍
IC封装后出厂前的测试为FT (final test)测试。FT测试包括LCDC、VIP、I2S等 模块的测试。VIP模块(Video Input ftOcessor，视频信号输入处理器)，它是一个可以将多种 视频信号转化成各种格式的信号处理器。现有技术中VIP模块的测试方法把IXD的RGB时序中的VSYNC取反，得到的时序 刚好与VIP的时序完全一致，因此利用这点，让IXD控制器产生VSYNC取反的RGB时序，通 过VIP采集IXD数据线，比较IXD控制器送出的数据和VIP采到的数据就能够验证IXD模 块和VIP模块是否工作正常了。现有技术的测试方法的缺点是当LCDC或VIP模块任何一部分存在问题时，都不能 测试出另外的一个模块功能是否正确。也就说如果VIP模块功能不正常，不能测试出LCDC 模块功能是否正常；反过来当LCDC模块功能异常时，也不能测试出VIP模块功能是否正常， 这样芯片的最终测试良率会受到比较大的影响。现在把这两个单独分开测试避免了这个情 况，从而提高了测试良率。
技术实现思路
本专利技术所要解决的技术问题在于提供一种基于FPGA的VIP模块的FT测试方法， 该方法能灵活的实现任何的数字电路，摆脱模拟信号的干扰，减少受制于专用芯片的束缚， 来辅助待测芯片的FT测试。本专利技术采用以下技术方案来解决上述技术问题基于FPGA的VIP模块的FT测试方法，包括如下步骤步骤100 在FPGA中设计一个发送数据模块；步骤200 将IXDC的VSYNC取反，作为FPGA送出数据的时序；步骤300 =FPGA送出CCIR656或YUV422格式的数据给VIP采样，VIP采样的时序 和发送数据的时序是一致的；步骤400 将采样到的数据和发送的数据对比，测试VIP是否正常工作。所述步骤400中将采样到的数据和发送的数据进行对比时，只需要把两个文件的 数据读出到两个数组中，对这两个数组进行对比。所述步骤400中将采样到的数据和发送的数据进行对比时，在FPGA中嵌入ARM9 处理器，将采集到的数据存入memory的某个地址段中，对比时从发送数据和采集数据的首 地址开始比较。本专利技术的优点在于本专利技术能灵活的实现任何的数字电路，针对待测芯片的VIP 模块设计合理的数据发送模块，摆脱模拟信号以及其他不相干信号的干扰，减少受制于专用芯片的束缚，来辅助待测芯片的FT测试。附图说明下面参照附图结合实施例对本专利技术作进一步的描述。图1是VIP模块测试示意图。具体实施方式请参阅图1，图1中的Clk、hSynC、rSt、VSynC是由待测芯片提供的输入控制信号， 只要这四个信号的时序是正确的，那么就能产生正确的enable控制信号，enable信号是用 来控制何时开始发送数据的。data_in是由待测芯片提供的输入数据信号，VIP测试 模块的数据位一共是8位。采集到的data_OUt发送给待测芯片的VIP模块。是VIP 模块测试步骤示意图。具体包括如下步骤步骤100 在FPGA中设计一个发送数据模块；步骤200 将IXDC的VSYNC取反，作为FPGA送出数据的时序；步骤300 =FPGA送出CCIR656或YUV422格式的数据给VIP采样，VIP采样的时序 和发送数据的时序是一致的；步骤400 将采样到的数据和发送的数据对比，测试VIP是否正常工作。将采样到 的数据和发送的数据进行对比时，只需要把两个文件的数据读出到两个数组中，对这两个 数组进行对比。也可以在FPGA中嵌入ARM9处理器，将采集到的数据存入memory的某个地 址段中，对比时从发送数据和采集数据的首地址开始比较。本专利技术能灵活的实现任何的数字电路，摆脱模拟信号的干扰，减少受制于专用芯 片的束缚，来辅助待测芯片的FT测试。权利要求1.基于FPGA的VIP模块的FT测试方法，其特征在于包括如下步骤包括如下步骤 步骤100 在FPGA中设计一个发送数据模块；步骤200 将IXDC的VSYNC取反，作为FPGA送出数据的时序； 步骤300 =FPGA送出CCIR656或YUV422格式的数据给VIP采样，VIP采样的时序和发 送数据的时序是一致的；步骤400 将采样到的数据和发送的数据对比，测试VIP是否正常工作。2.如权利要求1所述的基于FPGA的VIP模块的FT测试方法，其特征在于所述步骤 400中将采样到的数据和发送的数据进行对比时，只需要把两个文件的数据读出到两个数 组中，对这两个数组进行对比。3.如权利要求1所述的基于FPGA的VIP模块的FT测试方法，其特征在于所述步骤 400中将采样到的数据和发送的数据进行对比时，在FPGA中嵌入ARM9处理器，将采集到的 数据存入memory的某个地址段中，对比时从发送数据和采集数据的首地址开始比较。全文摘要基于FPGA的VIP模块的FT测试方法，在FPGA中设计一个发送数据模块；将LCDC的VSYNC取反，作为FPGA送出数据的时序；FPGA送出CCIR656或YUV422格式的数据给VIP采样，VIP采样的时序和发送数据的时序是一致的；将采样到的数据和发送的数据对比，测试VIP是否正常工作。本专利技术能灵活的实现任何的数字电路，摆脱模拟信号的干扰，减少受制于专用芯片的束缚，来辅助待测芯片的FT测试。文档编号G01R31/317GK102096038SQ20101055539公开日2011年6月15日 申请日期2010年11月23日 优先权日2010年11月23日专利技术者周敏心, 张英, 薛志明 申请人:福州瑞芯微电子有限公司本文档来自技高网...
【技术保护点】
基于ＦＰＧＡ的ＶＩＰ模块的ＦＴ测试方法，其特征在于：包括如下步骤：包括如下步骤：步骤１００：在ＦＰＧＡ中设计一个发送数据模块；步骤２００：将ＬＣＤＣ的ＶＳＹＮＣ取反，作为ＦＰＧＡ送出数据的时序；步骤３００：ＦＰＧＡ送出ＣＣＩＲ６５６或ＹＵＶ４２２格式的数据给ＶＩＰ采样，ＶＩＰ采样的时序和发送数据的时序是一致的；步骤４００：将采样到的数据和发送的数据对比，测试ＶＩＰ是否正常工作。
【技术特征摘要】
【专利技术属性】
技术研发人员：张英，周敏心，薛志明，
申请(专利权)人：福州瑞芯微电子有限公司，
类型：发明
国别省市：35
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。