一种箝入式存储装置以及其测试方法。该箝入式存储装置，包括一控制单元、一存储单元以及一信号处理与测量单元。控制单元输出多个信号，包括一模式选择信号、以及一组控制信号。存储单元受控制单元所控制，以于预定的地址读取一数据，该存储单元有一组输出端点。信号处理与测量单元有一组输入端点以及一组输出端点，其中输入端点与存储单元的该组输出端点连接，该信号处理与测量单元自该组输入端点读取该数据，并依照该模式选择信号，决定是否对该数据进行一预定处理。在其后，通过该组输出端点将该数据输出。
【技术实现步骤摘要】
本专利技术涉及一种箝入式存储装置，且特别涉及一种箝入式存储装置具有多种数据输出管道，有利于测试流程。
技术介绍
在传统的箝入式存储装置的设计上，写入与读取的时间的规划通常都会有所差异。主要的原因在于，当存储装置写入数据时，数据线(data line)的驱动能力将远大于位线(bit line)与存储记忆单元(memory cell)本身的负载，因此在写入的期间，数据可通过数据线以较短的时间，通过位线直接写入存储记忆单元内。然而在读取的期间，存储装置单元在预充位线与数据线后，接着存储记忆单元的数据会被送至位线与数据线上，等到数据线上的电位建立，再利用感应放大器装置(sense amplifier)将微弱的电压差放大，最后从数据总线上读出存储记忆单元的内含值。此读取过程相当冗长繁琐，因此存储装置的读取时间通常会远大于存储装置的写入时间。由于芯片系统越来越复杂，存储器容量的需求也越来越大。倘若读取时间无法缩短，则箝入式存储装置的测试时间将会占据芯片系统绝大部分的测试时间，因此如何有效地缩短存储装置的读取时间，以加快后续的测试验证的流程，在存储容量日益增加的应用条件下，确实是有其存在的必要性。在传统箝入式存储装置的验证做法上，通常是利用一个字组(word)宽度大小的数据总线，由控制装置来存取存储装置的内容值，以决定整个存储装置是否读写正常。此做法主要必须要先对存储装置设定一组地址之后，由控制装置再从存储装置所对应到的地址中读回数据，这样一对一的读取数据方式，势必会增加读取存储装置的时间，进而造成额外的测试成本，尤其在存储容量越大的系统上，此做法就更加不适用了。因此就箝入式存储装置的验证机制有需要在继续研发。
技术实现思路
本专利技术提供一种箝入式存储装置，其至少允许在验证果过程中，可以有较快速测量的技术。本专利技术提供一种箝入式存储装置，包括一控制单元、一存储单元以及一信号处理与测量单元。控制单元输出多个信号，包括一模式选择信号、以及一组控制信号。存储单元受控制单元所控制，以于预定的地址读取一数据，该存储单元有一组输出端点。信号处理与测量单元有一组输入端点以及一组输出端点，其中输入端点与存储单元的该组输出端点连接，该信号处理与测量单元自该组输入端点读取该数据，并依照该模式选择信号，决定是否对该数据进行一预定处理。在其后，通过该组输出端点将该数据输出。本专利技术提供一种存储装置的测试方法，使用于如所述的箝入式存储装置，包括将一测试数据由该控制单元写入到该存储单元。又，启动模式选择信号将该测试数据通过该组输出端点直接输出，经过该信号处理与测量单元传送到一输出端口。本专利技术提出一种存储装置的测试方法，使用于一箝入式存储装置中，其中箝入式存储装置包括一存储单元、具有多个输出端点以及一信号处理单元，其中在一正常操作模式下，该信号处理单元处理该存储单元输出的数据后，由一输出端口输出。测试方法包括 写入一测试数据到该存储单元；以及通过该信号处理单元的一输出路径，不经过信号处理而直接将测试数据由该输出端口输出。为让本专利技术的上述特征和优点能更明显易懂，下文特举实施例，并配合附图作详细说明如下。附图说明图1绘示依据本专利技术一实施例，箝入式存储装置的系统架示意图。图2绘示依据本专利技术一实施例，信号处理与测量装置的电路示意图。图3绘示依据本专利技术另一实施例，箝入式存储装置的系统架示意图。图4绘示依据本专利技术另一实施例，信号处理与测量装置的电路结构示意图。主要元件符号说明100、150 箝入式存储装置102、152:存储装置104、154 信号处理与测量装置106、156:输出装置108、158:控制装置200:多工器202 信号处理装置204 位选择装置210 直接输出路径具体实施例方式本专利技术在箝入式存储装置的设计上，利用芯片系统现存大量的I/O端口，做为存储装置的回读路径，以实现快速测量的效果。以下举一些实施例来说明本专利技术，但是本专利技术不仅限于所举实施例。又所举实施例之间可以做适当的相互结合。随着工艺越来越进步，单位面积所能摆放的晶体管数目一直在增加，可实现的电路也日益复杂，因此越来越多电路被包到芯片内进行设计，且存储空间的要求也越来越大。基于上述的理由，箝入式存储系统(embeddedmemory)的设计渐渐地取代单一功能芯片 (stand alone)的设计，成为往后设计的主流。图1绘示依据本专利技术一实施例，箝入式存储装置的系统架构示意图。参阅图1，箝入式存储装置100的系统架构，就一般功能而言，例如包含了控制装置108、存储装置102、 信号处理与测量装置104与输出装置106。箝入式存储装置100在正常的数据存取操作模式下，可通过控制装置108来对存储装置102进行存取。当外界欲对存储装置102写入数据时，控制装置108会根据控制信号的输入，从数据总线取得欲写入位置与数据，再传至存储装置102进行写入的动作。当外界欲对存储装置读取数据时，控制装置会根据控制信号的输入，经由数据总线取得欲读取的位置并送至存储装置102，最后再将存储装置102的数据读出。箝入式存储装置100为一个具有箝入存储装置的芯片系统，其不单只是可以提供数据存储的空间，更重要的还是需要能对数据进行处理。如果信号处理装置开始要对存储装置内的数据进行运算时，控制装置108会从存储装置102读出先前存储的数据，再由信号处理与测量装置104进行处理，当信号处理与测量装置104完成动作之后，会将所处理完的信息送至输出装置106进行信号电平与强度的调整，最后再送至I/O端口输出与外界连结。在更详细描述本专利技术的技术前，先描述一般传统的箝入式存储系统，在设计存储装置时所须考虑到的几个因素。由于芯片面积与封装的限制，通常I/O端口的数目不能太多。另外基于检测过程中的数据回读时间的考量，控制装置所提供数据总线的宽度须要够宽，寻址与读取的次数才不会过于频繁。虽然增加数据总线的宽度，可以大幅度的缩短测试时间，但是这样的做法，则须增加I/O端口的数目，相对地封装成本与芯片面积也会变大， 因此在传统存储装置的设计上，决定数据总线的宽度大小，须同时考量到测试时间与芯片面积因素。存储装置102在写入与读取的时间通常大不相同，读取时间通常是大于存储装置 102的写入时间。然而在箝入式存储系统的设计上，由于工艺的演进，系统的时钟越来越快， 连带需要处理的数据量也大增。当存储装置容量的需求越来越大，且I/O端口的数目也越来越多，为了增加芯片系统的测试效能，如果存储装置的测试规划仍考虑通过控制装置108 读出数据来进行验证，必定会增加整个芯片系统的测试时间与成本。本专利技术针对箝入式存储系统中的存储装置，提出一个可以缩短测试时间的设计机制。然而本专利技术也不仅限于验证数据的使用。本专利技术将原本通过控制装置读出存储装置数据的路径，改由芯片系统的其他I/O端口来输出，利用一般芯片系统的I/O端口通常远多于存储装置数据总线宽度的特性。以较佳的情况其一来看，当存储装置内的每一个位置，均有其对应的I/O端口可供输出，在此安排下存储装置读取全部数据时间，会与传统存储装置读取一个位置的时间相同。如此一来，存储装置的测试时间可以大幅度的缩短。本专利技术例如在信号处理与测量装置104做不同的设计，以达到验证数据也可以通过相同的I/O端口，DA..本文档来自技高网...
【技术保护点】
１．一种箝入式存储装置，包括：一控制单元，输出多个信号，包括一模式选择信号、以及一组控制信号；一存储单元，受该控制单元所控制，以于预定的地址读取一数据，该存储单元有一组输出端点；以及一信号处理与测量单元，有一组输入端点以及一组输出端点，其中该输入端点与该存储单元的该组输出端点连接，该信号处理与测量单元自该组输入端点读取该数据，并依照该模式选择信号，决定是否对该数据进行一预定处理，并于其后通过该组输出端点将该数据输出。
【技术特征摘要】
【专利技术属性】
技术研发人员：薛念宗，谢晋升，陈俊宏，
申请(专利权)人：联咏科技股份有限公司，
类型：发明
国别省市：71
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。