制备电荷平衡的多-纳米壳漂移区的方法技术

一种制备基础衬底上方的超级结半导体器件电荷平衡的多-纳米壳漂移区的方法。该方法不会产生高热耗散并且产量更高。多-纳米壳漂移区带有多个交替、基本电荷平衡的第一导电类型和第二导电类型以及高度为NSHT的同心的纳米壳组件NSM1、NSM2、…、NSMi、…、NSMM(M＞1)。首先，在基础衬底上方形成一个体状漂移层。在体状漂移层的顶面内，制备一个大体垂直的空穴，其形状和尺寸是预先设置的，深度为NSHT。在垂直空穴内部先后形成壳组件NSM1、NSM2、…、NSMM，首先在垂直空穴的垂直侧壁上，然后移向中心，以便一个接一个地填充垂直空穴，直到仍然有剩余空间为止。通过形成半绝缘或绝缘的填充式纳米板，填满剩余空间。

【技术实现步骤摘要】

本专利技术主要涉及功率半导体器件结构及其制备的领域。更确切地说，本专利技术涉及 功率半导体器件结构的制备方法。
技术介绍
功率MOSFET (金属-氧化物-半导体场效应管)器件可用于多种工业应用，例如 功率放大器、功率转换器、低噪声放大器以及数字集成电路(IC)等等。MOSFET器件的从业 者们，在设计和制备各种电子产品时的一项基本原则就是持续提升其性能参数，例如击穿 电压Vbk、导通电阻RDSon、器件尺寸以及频率响应等等。图IA至图ID摘录自原有技术教程中，教程由Gerald Deboy博士和Florin Udrea 博士于2007年9月5日——丹麦奥尔堡——EPE 2007中发表，题为《超级结器件和技 术——电力电子学革命性步伐的优势与局限》。该教程概述了利用超级结器件，同时改善功 率MOSFET的Vbk和Rdson的概念。按照起始于二十世纪八十年代初期的最初的专利技术，超级结晶体管器件的漂移区是 由多个交替的η和ρ半导体条纹构成的。只要条纹非常狭窄，并且邻近的条纹中的电荷载流 子的数量大致相等，或达到所谓的电荷平衡，那么就有可能在相对较低的电压下使条纹耗 尽。一旦耗尽，条纹就好像是一个“本征”层，实现了近似均勻的电场分布，从而获得高击穿 电压。横向超级结器件(图IA和图1Β)以及垂直超级结器件(图IC和图1D)都可以利用 超级结的概念制备。然而横向器件更适合集成，垂直超级结器件适用于分立器件。更确切 地说，图IA表示在横向结构中垂直堆积的条纹。图IB表示在横向结构中，条纹在第三维度 上的排列情况，称为3D Resurf0图IC和图ID表示适用于垂直金属-氧化物-半导体场效 应管(Cool MOS, MDMesh)的布局。所有超级结器件都具有的最突出的特点在于，它们打破 了在加载在传统的非超级结硅器件上的极限。这种极限是由于，必须通过一个自由度，即在 η-区的掺杂结构，来满足高Vbk和低导通电阻之间相互矛盾的目标。超级结器件鉴于其本 身的内部结构，可以增加第二个自由度，即额外的P-立柱的设计和间距。因此，上述传统的 非超级结器件的垂直电场转化成一个三维的矢量场，通过将P-立柱的间距做得越来越小， 至少在理论上可以持续降低RDSon。图2A至图2C表示多种特殊的电荷平衡的条纹结构，以及依据其他原有技术的制 备方法。许多公司使用的都是图2A所示的制备具有交替导电类型(ρ-型和η-型)的电荷 平衡的垂直条纹的方法。在这种情况下，六个循环中每个循环都含有外延生长以及分区段 离子注入过程，在衬底(图中没有表示出)上方依次进行。此后，需要通过高温的长扩散工 艺，将多个离子注入区域“扩展”到它们的最终尺寸。典型的扩散工艺要求在1150摄氏度 下加热6至10小时，这会导致不良的高热耗散。在本例中，循环一外延生长制成了层-11， 而且循环一分区段离子注入同时制成了植入物la、lb和lc，其中层-11的导电类型与植入 物la、lb和Ic的导电类型相反。又例如，循环二外延生长制成层-22，并且循环二分区段离 子注入同时制成了植入物2a、2b和2c，其中层-22的导电类型与植入物2a、2b和2c等的导电类型相反。举一个具体的例子，外延层1至6的厚度均为5-7微米，可以由N-型半导体 材料制成，而植入物Ia至6c都由P-型半导体材料制成。最终，电荷平衡的垂直条纹对应 立柱10W、立柱10A、立柱10X、立柱10B、立柱10Y、立柱IOC以及立柱10Z。本方法的另一缺 点在于，对于很高的电荷平衡条纹而言，增加循环的数量会导致生产放缓、生产成本增加。图2B中展示了用于制备具有交替的导电类型(ρ-型和η-型)的电荷平衡的垂 直条纹的方法。其中，在衬底(图中没有表示出)上方外延生长一个体状半导体层(Bulk Semiconductor layer) 20。通过光刻以及各向异性刻蚀，将多个沟槽22a、22b、22c制成体 状半导体层20。每个沟槽的深度为D，宽度为W，对应的纵横比为A/R = D/W。然后外延生 长填充半导体材料25，填满沟槽22a、22b、22c的整个沟槽深度，从而制成具有交替的导电 类型的电荷平衡立柱20W、25A、20X、25B、20Y、25C和20Z。典型的示例是，衬底为N+导电类 型，体状半导体层20为N-，厚度为40-50微米，沟槽宽度W为4-6微米，而填充半导体材料 25为P-。因此，纵横比A/R可以非常高(8-15)，使得在填充半导体材料25中出现多个未填 满的内部空洞26aJ6bJ6c。反之，这些内部空洞会扰乱电荷平衡，产生不理想的低Vbk以 及很高的漏电流。图2C表示Hamza Yilmaz等人于2008年12月31日递交的美国专利申请 12/319164中所述的，用于制备具有交替的导电类型的电荷平衡的垂直条纹的第三种方法。 在高掺杂浓度的体状半导体层42上方，外延生长一个体状半导体层30。通过光刻和各向异 性刻蚀，将沟槽32制成在体状半导体层30中。沟槽32的深度为D，宽度为W，对应的纵横 比为A/R = D/W。在带有一个剩余中央空间立柱的顶部形成层31a、32b、33a、;34b、35a、36b、 37a、38b、39a上方，生长交替电荷平衡的导电类型的九个连续的外延层。然后，用绝缘氧化 物或本征硅等形成填充材料44，用于填充中央空间立柱，这些填充材料的电荷平衡对于任 何未填满的内部空洞并不敏感。利用高温、长扩散工艺将重掺杂的体状半导体层42中的掺 杂物扩散到层31a-39a中，直到掺杂扩散阵面48 (参见底部虚线)为止，从而作为一个单一 的导电类型。最后，通过化学机械抛光(CMP)过程除去层31a-39a顶部的水平部分，使顶面 平整(参见顶部虚线)。典型的示例是，层31a-39a均为1-2微米厚。如上所述，高温、长扩 散工艺会导致不良高热耗散。左侧的交替导电类型的垂直电荷平衡的立柱出现在最后。基于以上观点，对于超级结半导体器件而言，改善工艺有长期的必要性，无需产生 高热耗散，就可以高产量地制备高质量的电荷平衡漂移区。本申请涉及以下专利申请，以下简称为哈姆扎申请美国专利申请号为12/139164，由Hamza Yilmaz,Daniel Ng,Lingpeng Guan,Anup Bhalla, Wilson Ma, Moses Ho, John Chen等人于2008年12月31日递交的名为“纳米管 MOSFET技术与器件”的专利申请。美国专利申请号为12/484166，由 Hamza Yilmaz, Xiaobin Wang，Anup Bhalla, John Chen,Hong Chang等人于2009年6月12日递交的名为“用于制备纳米管半导体器件 的方法”的专利申请。美国专利申请号为12/484170，由 Hamza Yilmaz, Xiaobin Wang，Anup Bhalla, John Chen, Hong Chang等人于2009年6月12日递交的名为“纳米管半导体器件”的专利申请°特此引用上述专利内容，作为用于任何及全部意图的参考。
技术实现思路
提出一种用于在第二导电类型的基础衬底上方，制备基本电荷平衡的多-纳米 壳漂移区的方法。该方法不会产生高热耗散并且产量更高。本文档来自技高网...

【技术保护点】
一种用于在第二导电类型的基础衬底上方，制备超级结器件电荷基本平衡的多－纳米壳漂移区的方法，其特征在于，所述的多－纳米壳漂移区具有一个纳米壳集合，带有多个电荷基本平衡的第一导电类型和第二导电类型相互交替以及高度为ＮＳＨＴ的同心的纳米壳组件ＮＳＭ↓［１］、ＮＳＭ↓［２］、．．、ＮＳＭ↓［ｉ］、．．、ＮＳＭ↓［Ｍ］（Ｍ＞１），该方法包括：步骤１：提供基础衬底，并在上方形成一个体状漂移层；步骤２：在体状漂移层的顶面内，制备一个垂直的空穴，其形状和尺寸是预先设置的，深度为ＮＳＨＴ；步骤３：在垂直空穴内部先后形成壳组件ＮＳＭ↓［１］、ＮＳＭ↓［２］、．．、ＮＳＭ↓［Ｍ］（Ｍ＞１），首先在垂直空穴的垂直侧壁上，然后移向中心，以便依次填充垂直空穴，直到留有一剩余空间为止；以及步骤４：通过形成半绝缘或绝缘的填充式纳米板，填满剩余空间。

【技术特征摘要】
...

【专利技术属性】
技术研发人员：李亦衡，何佩天，管灵鹏，
申请(专利权)人：万国半导体股份有限公司，
类型：发明
国别省市：US