一种动态电荷平衡的超结VDMOS器件制造技术

一种动态电荷平衡的超结VDMOS器件，属于功率半导体器件领域。本发明专利技术在常规超结VDMOS器件超结结构的外延区（3）中掺入深能级杂质（对N沟道器件而言，掺入施主杂质S、Se或Te；对于P沟道器件而言，掺入受主杂质In、Ti或Zn）。这些深能级施主杂质在常温下电离率比较低，可以忽略其对超结中柱区（4）掺杂浓度的贡献，因此不影响器件的静态电荷平衡。当器件正向导通并工作在大电流下时，随着器件温度升高，上述深能级杂质的电离率将得到大幅提高，相当于提高了外延区（3）的掺杂水平，有效缓解了由于载流子流过外延区（3）所造成的超结结构电荷失衡导致的器件雪崩击穿电压下降，提高了器件可工作的电流范围，扩大了器件的正向安全工作区。

【技术实现步骤摘要】

本专利技术属于功率半导体器件
，涉及垂直双扩散金属氧化物半导体器件(VDMOS器件)，尤其是具有超结结构(Super Junction)的VDMOS器件。
技术介绍
目前，功率半导体器件的应用领域越来越广，可广泛地应用于DC-DC变换器、DC-AC变换器、继电器、马达驱动等领域。纵向双扩散金属氧化物半导体场效应晶体管(VDMOS)与双极型晶体管相比，具有开关速度快、损耗小、输入阻抗高、驱动功率小、频率特性好、跨导高度线性等优点，因而成为目前应用最为广泛的新型功率器件。但常规VDMOS器件也有其天生的缺点，即导通电阻随耐压的增长(Rm ~ BV2 5)导致功耗的急剧增加。以超结VDMOS为代表的电荷平衡类器件的出现打破了这一“硅限(si I i con limit) ”，改善了导通电阻和耐压之间的制约关系(Rm ~BV13)，可同时实现低通态功耗和高阻断电压，因此迅速在 各种高能效场合取得应用，市场前景非常广泛。基本的超结结构为交替的p柱和n柱，该结构有效的前提是P、n柱严格满足电荷平衡。在器件处于关断状态时，在反向偏压下，由于横向电场(X方向)和纵向电场(y方向)的相互作用，P柱区和n柱区将完全耗尽，耗尽区内纵向电场分布趋于均匀，因而理论上击穿电压仅仅依赖于耐压层的厚度，与掺杂浓度无关，耐压层掺杂浓度可以提高将近一个数量级，从而有效地降低了器件的导通电阻。电荷平衡是超结器件能够获得高耐压的前提。文献(Praveen N. Kondckar. Static Off State and Conduction State Charge Imbalance inthe Superjunction Power M0SFET. IEEE Conference on Convergent Technologies forAsia-Pacific Region. 2003)的研究表明，当p柱区和n柱区的电荷失衡时,超结器件的耐压会大大降低，导致器件性能大大下降。对于依靠反偏PN结承受高压的常规双扩散金属氧化物半导体器件(DM0S器件)来说，导通状态下的电流呈现饱和态势，直到器件发生雪崩击穿，其击穿电压并不随电流的增大而发生太大的变化。超结结构则不同，即使P柱区和n区的初始掺杂满足电荷平衡，当结构中流过大电流时，它会在一个较低的电压上发生雪崩击穿，雪崩击穿电压值有可能低至静态击穿电压值的一半，这是由于耐压层的动态电荷失衡造成的。大电流引入的瞬时附加载流子，打破了 P柱区和n柱区的电荷平衡，改变了耐压层的电场分布，降低了器件的雪崩击穿电压，提前出现的雪崩大电流会造成器件温升，触发器件中的寄生效应，造成二次击穿引发器件失效。且电流越大，器件越容易发生雪崩击穿，限制了器件的正向安全工作区。文献(Bo Zhang, Zhenxue Xu and Alex Q. Huang, Analysis of the Forward Biased SafeOperating Area of the Super Junction MOSFE T，ISPSD 2000. May 22-25. Toulouse.France)指出，超结器件的正偏安全工作区小于常规DMOS器件。如果能找到有效的方法，缓解超结器件在大电流下的电荷失衡，将有效地提高超结器件的正向安全工作区
技术实现思路
本专利技术提供一种动态电荷平衡的超结VDMOS器件，该器件能够实现超结结构中P区和N区的电荷动态平衡(不同工作温度下)，缓解超结器件在大电流下超结结构中P区和N区的电荷失衡，从而扩大器件的动态安全工作区。本专利技术的核心思想是在传统超结VDMOS (如图I所示)的N_外延区3中，引入深能级施主杂质，这些深能级施主杂质在常温下电离率比较低，可以忽略其对超结中N柱区掺杂浓度的贡献，因此不影响器件的静态电荷平衡。当器件正向导通并工作在大电流下时，随着器件温度升高，上述深能级施主杂质的电离率将得到大幅提高，相当于提高了『外延区3的掺杂水平，有效缓解了由于大量带负电荷的电子流过N_外延区3所造成的N_外延区3和P型柱区4电荷失衡导致的器件雪崩击穿电压下降，提高了器件可工作的电流范围，扩大了器件的正向安全工作区。本专利技术技术方案如下一种动态电荷平衡的超结VDMOS器件，其结构如图2所示，包括N+衬底2、位于N+ 衬底2背面的金属化漏极电极I、位于N+衬底2正面的超结结构；所述超结结构由N_外延区3和P型柱区4相间形成；超结结构顶部两侧分别具有一个P型基区6，所述P型基区6分别与N—外延区3和P型柱区4相接触；每个P型基区6中具有一个N+源区7和一个P+体区8，N+源区7和P+体区8 二者与金属化源极电极12相接触；栅氧化层9覆盖于两个P型基区6和它们之间的N_外延区3的表面，栅氧化层9上表面是多晶硅栅电极10，多晶硅栅电极10与金属化源极电极12之间是场氧化层11。所述N_外延区3中掺入了深能级施主杂质5。本专利技术的工作原理如图3所示，当满足电荷平衡，常规超结VDMOS器件在漏端为高电压时，其漂移区是完全耗尽的。由耗尽近似可知N_外延区3中的电荷是由浅能级施主杂质(如磷)提供的带有正电的施主杂质离子，电荷密度为qND+，P型柱区4中的电荷是由浅能级受主杂质(如硼)提供的带有负电的受主杂质离子，电荷密度为qNA_，且NdX Wn = NaXWp, Wn和Wp分别是N区和P区的宽度。当器件漏端电压很高且器件中流过大电流时，大量电子8从N_外延区3流过，此时N_外压区3中的电荷密度变为Qn = (ND+-n)，n为大电流引入的电子密度，而P型柱区中的电荷密度仍为Qp=Na'因此P型柱区4和N—外延区3的电荷平衡被打破(Qp >Qn)，改变了耐压层的电场分布，降低了器件的雪崩山穿电压。提前出现的雪崩大电流会造成器件温升，触发器件中由N+源区7、P型基区6和N_外延区3/N+衬底2组成的寄生NPN管开启，造成二次山穿引发器件失效。因此，常规超结DMOS器件的正向安全工作区较小，图 4_a 和图 4_b 分别是文献(Bo Zhang, Zhenxue Xu and Alex Q. Huang, Analysis of theFonrward Biased Safe Operating Area of the Super Junction MOSFET, ISPSD 2000.May 22-25. Toulouse. France)给出的常规超结VDMOS和常规VDMOS器件的正向安全工作区，可以看出常规超结VDMOS的正向安全工作区明显小于常规VDM0S。本专利技术在常规超结VDMOS的N_外延区3内引入的深能级施主杂质，如图2所示。为了保证常温下深能级施主杂质的电离率非常低，对器件常温下N_外延区3和P型柱区4问的电荷平衡没有影响，深能级施主杂质的能级至少位于导带底以下0. 15eV。当器件漏端电压很高，并有较大电流流经N_外延区3时，器件的功耗很大，器件温度升高，硅的禁带宽度变窄，此时N_外延区3中引入的深能级施主杂质5的能级距离导带底的距离减小，电离率将大大增加，电离的深能级施主杂质相当于提高了 f外延区3的有效掺杂水平，Q: =q、NA+Ndeep) > Qn ( 为电离本文档来自技高网...

【技术保护点】
一种动态电荷平衡的超结VDMOS器件，包括N+衬底（2）、位于N+衬底（2）背面的金属化漏极电极（1）、位于N+衬底（2）正面的超结结构；所述超结结构由N？外延区（3）和P型柱区（4）相间形成；超结结构顶部两侧分别具有一个P型基区（6），所述P型基区（6）分别与N？外延区（3）和P型柱区（4）相接触；每个P型基区（6）中具有一个N+源区（7）和一个P+体区（8），N+源区（7）和P+体区（8）二者与金属化源极电极（12）相接触；栅氧化层（9）覆盖于两个P型基区（6）和它们之间的N？外延区（3）的表面，栅氧化层（9）上表面是多晶硅栅电极（10），多晶硅栅电极（10）与金属化源极电极（12）之间是场氧化层（11）；其特征在于，所述N？外延区（3）中掺入了深能级施主杂质（5）。

【技术特征摘要】

【专利技术属性】
技术研发人员：任敏，赵起越，邓光敏，李巍，张蒙，张灵霞，李泽宏，张金平，张波，
申请(专利权)人：电子科技大学，
类型：发明
国别省市：