示例实施例公开了减小电流消耗的具有片内终结(ODT)结构的半导体设备以及在所述半导体设备中执行的终结方法。所述半导体设备包括：校准电路，用于响应于参考电压和与外部电阻器相连的校准端的电压来生成校准代码；以及片内终结器，用于响应于校准代码和片内终结控制信号来控制数据输入/输出垫片的终结电阻。数据输入/输出垫片的终结电阻大于校准端的电阻。
【技术实现步骤摘要】
专利技术构思涉及半导体设备，并且更具体地，涉及具有减小电流消耗的片内终结 (on-die termination,0DT)结构的半导体设备，以及在该半导体设备中执行的终结方法。
技术介绍
半导体设备包括用于经由输入垫片(pad)从外部电路接收信号的输入电路，以及 用于向外部电路提供内部信号的输出电路。当数字产品的操作速度增加时，在半导体设备 之间通过接口连接的信号的摆幅减小。摆幅减小的原因是为了使传输信号花费的时间最小 化。然而，当摆幅减小时，半导体设备受外部噪声影响，并且由阻抗失配生成的反射信号影 响半导体设备之间的接口。当阻抗失配发生时，很难达到高速数据传输，并且从半导体设备 的输出端输出的数据可能失真。在该情况下，接收侧的半导体设备可能接收到失真的输出 信号，并导致诸如建立/保持失败和误判决之类的问题。为了解决这些问题，要求快速操作 的半导体设备包括安装在集成电路芯片内靠近垫片的阻抗匹配电路。
技术实现思路
本专利技术构思提供了包括用于减小电流消耗的片内终结器的半导体设备。本专利技术构思还提供了包括半导体设备的存储器模块。本专利技术构思还提供了包括半导体设备的系统。本专利技术构思还提供了在半导体设备中执行的终结方法。根据本专利技术构思的方面，提供了一种半导体设备，包括校准电路，用于响应于参 考电压和与外部电阻器相连的校准端的电压来生成校准代码；以及片内终结器，用于响应 于校准代码和片内终结控制信号来控制数据输入/输出垫片的终结电阻。数据输入/输出 垫片的终结电阻大于校准端的电阻。根据本专利技术构思的示例实施例，可以根据半导体设备的用户的意图来设置片内终 结控制信号。根据本专利技术构思的示例实施例，可以通过合并从半导体设备的外部接收的片内终 结信号、在模式寄存器中设置的片内终结控制地址信号以及根据用户意图设置的片内终结 电流减小信号，来生成片内终结控制信号。根据本专利技术构思的示例实施例，可以在半导体设备的模式寄存器中设置片内终结 电流减小信号，或者可以使用熔丝切割(fuse cutting)方法来设置片内终结电流减小信号。根据本专利技术构思的示例实施例，可以通过减小包括在片内终结器的晶体管中的栅极手指的数量、或者通过增大晶体管的栅极厚度，来控制数据输入/输出垫片的终结电阻。 可替代地，可以通过增大片内终结器的电阻来控制数据输入/输出垫片的终结电阻。 根据本专利技术构思的示例实施例，片内终结器可以包括控制单元，用于响应于片内 终结控制信号来控制被接通的片内终结单元的数量；以及多个片内终结单元，与数据输入 /输出垫片相连，并具有与外部电阻器的电阻的N倍相应的电阻。N表示等于或大于1的自 然数。根据本专利技术构思的示例实施例，片内终结单元可以包括上拉电阻单元，用于响应 于上拉校准代码来终结具有与外部电阻器的电阻的两倍相应的电阻的数据输入/输出垫 片；以及下拉电阻单元，用于响应于下拉校准代码来终结具有与外部电阻器的电阻的两倍 相应的电阻的数据输入/输出垫片。根据本专利技术构思的示例实施例，片内终结器可以包括控制单元，用于响应于片内 终结控制信号来控制被接通的第一和第二片内终结单元的数量；至少N个第一片内终结单 元，与数据输入/输出垫片相连，并具有与外部电阻器的电阻的N倍相应的电阻，其中N表 示等于或大于1的自然数；以及多个第二片内终结单元，与数据输入/输出垫片相连，并具 有与外部电阻器的电阻一半相应的电阻。根据本专利技术构思的示例实施例，第一片内终结单元可以包括上拉电阻单元，用于 响应于上拉校准代码来终结具有与外部电阻器的电阻的2N倍相应的电阻的数据输入/输 出垫片；以及下拉电阻单元，用于响应于下拉校准代码来终结具有与外部电阻器的电阻的 2N倍相应的电阻的数据输入/输出垫片。根据本专利技术构思的示例实施例，第二片内终结单元可以包括上拉电阻单元，用于 响应于上拉校准代码来终结具有外部电阻器的电阻的数据输入/输出垫片；以及下拉电阻 单元，用于响应于下拉校准代码来终结具有外部电阻器的电阻的数据输入/输出垫片。根据本专利技术构思的示例实施例，校准电路可以包括第一比较单元，用于将校准端 的电压与参考电压相比较以输出上拉校准代码；第一上拉电阻单元，与校准端相连，并响应 于上拉校准代码来控制第一上拉电阻单元的电阻以等于外部电阻器的电阻；第二上拉电阻 单元，与第一节点相连，并响应于上拉校准代码来控制第二上拉电阻单元的电阻以等于第 一上拉电阻单元的电阻；第二比较单元，用于将第一节点的电压与参考电压相比较以输出 下拉校准代码；以及下拉电阻单元，与第一节点相连，并响应于下拉校准代码来控制下拉电 阻单元的电阻以等于第二上拉电阻单元的电阻。根据本专利技术构思的示例实施例，第一和第二上拉电阻单元以及下拉电阻单元中的 每一个具有如下结构N个电阻相互并联，N个电阻中的每一个具有外部电阻器的电阻的N 倍的电阻。根据本专利技术构思的示例实施例，半导体设备是从包括随机存取存储器(RAM)、同 步动态 RAM (SDRAM)、双数据率(DDR) SDRAM、直接 RAMBUS (RD) RAM、视频 RAM (VRAM)、静态 RAM(SRAM)、闪存存储器、可擦除可编程只读存储器(EPROM)、电EPROM(EEPROM)和相位改变 RAM(PRAM)的集合中选择的存储器设备。根据本专利技术构思的另一方面，提供了一种存储器模块，包括印刷电路板；安装在 印刷电路板上的至少一个存储器芯片；以及至少两个堆叠的半导体设备。每个半导体设备 包括校准电路，用于响应于参考电压和与外部电阻器相连的校准端的电压来生成上拉校准代码和下拉校准代码；以及片内终结器，用于响应于上拉校准代码、下拉校准代码和片内 终结控制信号来控制数据输入/输出垫片的终结电阻。数据输入/输出垫片的终结电阻大 于校准端的电阻。根据本专利技术构思的另一方面，提供了一种系统，包括半导体设备；以及控制器， 用于经由总线控制半导体设备。半导体设备包括校准电路，用于响应于参考电压和与外 部 电阻器相连的校准端的电压来生成上拉校准代码和下拉校准代码；以及片内终结器，用于 响应于上拉校准代码、下拉校准代码和片内终结控制信号来控制数据输入/输出垫片的终 结电阻。数据输入/输出垫片的终结电阻大于校准端的电阻。根据本专利技术构思的另一方面，提供了一种在半导体设备中执行的终结方法，包括 响应于在校准端上由校准操作提供的上拉校准代码和下拉校准代码来终结具有第一终结 电阻的数据输入/输出垫片；以及响应于上拉和下拉校准代码以及根据用户意图设置的片 内终结控制信号来终结数据输入/输出垫片以具有第二终结电阻。第二终结电阻大于第一 终结电阻。根据本专利技术构思的示例实施例，校准操作可以包括比较校准端的电压和参考电 压以输出上拉校准代码；响应于上拉校准代码，控制与校准端相连的第一上拉电阻单元的 电阻以等于与校准端相连的外部电阻器的电阻；响应于上拉校准代码，控制与第一节点相 连的第二上拉电阻单元的电阻以等于第一上拉电阻单元的电阻；比较第一节点的电压和参 考电压以输出下拉校准代码；以及响应于下拉校准代码，控制与第一节点相连的下拉电阻 单元的电阻以等于第二上拉电阻单元的电阻。附图说明从下面结合附图进行的详细描述中，将更加清楚地理解专利技术构思的示例实施例， 其中图1是根据示例实施例的半导体设备的框图；图本文档来自技高网...
【技术保护点】
一种半导体设备，包括：校准电路，被配置为响应于参考电压和与外部电阻器相连的校准端的电压来生成校准代码；以及片内终结器，被配置为响应于所述校准代码和片内终结控制信号来控制数据输入／输出垫片的终结电阻，其中所述数据输入／输出垫片的终结电阻大于所述校准端的电阻。
【技术特征摘要】
...
【专利技术属性】
技术研发人员：崔桢焕，金梁基，崔英，
申请(专利权)人：三星电子株式会社，
类型：发明
国别省市：KR
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。