将相变存储器并入CMOS工艺的非易失性SRAM单元制造技术

一种SRAM单元，该SRAM单元具有由CMOS技术形成的两个交叉耦合反相器以及第一和第二硫族化物元件，该第一和第二硫族化物元件与SRAM单元相集成，以将非易失性性质添加到存储单元。PCM阻抗被编程为SET状态和RESET状态，并且当加电时，SRAM单元加载包含在PCM单元中的数据。

【技术实现步骤摘要】
将相变存储器并入CMOS工艺的非易失性SRAM单元
技术介绍
对增加功能和减少整体系统成本的需求给消费类电子设备设置了系统限制。易失 性和非易失性存储器已经在诸如汽车导航系统、智能电话、数码相机、PDA和MP3播放器以 及无数的其他便携应用之类的消费类设备中使用。新的非易失性技术正计划用于在数码消 费类设备中的越来越多的功能。这些新的非易失性存储具有在这些消费类设备中提供改进 性能的特性。
技术实现思路
本专利技术提供了一种存储单元，该存储单元包括静态随机存取存储器单元，该静态 随机存取存储器单元具有两个通道晶体管和四个连接在两个交叉耦合的反相器中的逻辑 晶体管，该静态随机存取存储器单元由互补金属氧化物半导体技术形成；以及相变存储器 部分，该相变存储器部分层叠在所述静态随机存取存储器单元上，以给该静态随机存取存 储器单元提供非易失性。本专利技术提供了一种存储单元，该存储单元包括处于静态随机存取存储器单元中 的第一和第二通道门晶体管，该第一和第二通道门晶体管耦合到位线，用于对两个交叉耦 合的反相器进行编程；以及耦合到所述位线的第三和第四通道门晶体管，用于将第一相变 存储器元件编程为设置状态，并将第二相变存储器元件编程为复位状态，其中所述两个交 叉耦合的反相器加载所述第一和第二相变存储器元件的数据。本专利技术提供了一种存储单元，该存储单元包括处于静态随机存取存储器单元中 的第一和第二通道门晶体管，该第一和第二通道门晶体管耦合到位线，用于对两个交叉耦 合的反相器进行编程；以及第一和第二导体，所述第一和第二导体分别将第一相变存储器 元件编程为设置状态，并将第二相变存储器元件编程为复位状态，其中所述两个交叉耦合 的反相器加载所述第一和第二相变存储器元件的数据。本专利技术提供了一种存储单元，该存储单元包括互补金属氧化物半导体逻辑，该互 补金属氧化物半导体逻辑形成易失性存储器元件；以及相变存储器，该相变存储器被添加 到所述互补金属氧化物半导体逻辑，以将非易失性特征给予所述存储单元。本专利技术利用了 PCM容易与传统CMOS工艺结合的特有能力，PCM材料可以被加到依 靠锁存器的CMOS应用中的电路，以提供非易失性存储功能。附图说明在说明书的总结部分特别指出并且单独要求保护了本专利技术的主题。然而，对于本 专利技术的组织、操作方法、目的、特征以及益处，当阅读以下附图时，参考下面的详细描述可以 更好地加以理解。图1和图2示出了一合并有相变存储器材料以提供非易失性质的静态随机存取存 储器(SRAM)单元的实施例；图3示出了与PCM部分结合的SRAM单元的实施例，其中通道门(passgate)专用于对PCM进行编程；以及图4示出了使用存储在SRAM单元和PCM的组合中的数据来控制交叉点应用中的 开关。需要理解的是，图中示出的元件是为了简单清楚的说明而不必要作为限制。例如， 为清楚起见，一些元件的尺寸可以相对于其他的元件被夸大。进一步地，在被认为是恰当的 地方，参考标号在图中被重复来指示相应或类似的元件。具体实施例方式在下面的详细描述中，大量的特定细节被提出以便提供对本专利技术的全面理解。然 而，本领域技术人员可以理解的是，本专利技术可以在没有这些特定细节的情况下实施。在其他 实例下，已知方法、程序、组件和电路并未被详细描述，以便不会使本专利技术难以理解。可以使用术语“耦合”、“连接”以及其他派生词。需要理解的是，这些术语彼此并 不同义。相反，在一些特定实施例中，“连接”可以被用于指示两个或更多个元件彼此直接物 理或者电接触。“耦合”可以被用作指示两个或更多个元件彼此直接或间接(利用它们之间 的介入元件)物理或者电接触，和/或两个或更多个元件彼此合作或者交互(例如，以因果 关系)。图1示出了增强型SRAM(e-SRAM)单元阵列100，每个e_SRAM单元阵列100具有与 相变存储器(PCM)部分130结合以提供非易失性存储性质的静态随机访问存储器(SRAM) 单元102。PCM可以与SRAM单元结合，基本上是使用标准CMOS工艺集成到一起，所述标准 CMOS工艺将处理后的层添加在“前端”设备层之后。PCM基本上位于SRAM逻辑的顶部，并 且在提供非易失性时，在标准SRAM施加很小的附加区域损耗。PCM材料可以被集成在SRAM 单元中NMOS源极或者漏极触点的顶部。这一 SRAM和PCM存储器组合消除了对单独的集成 PCM、集成闪存或者片下非易失性存储器的需要。PCM单元材料包括周期表第VI族的诸如Te或％等元素的合金，这些合金被称作硫 族化合物(chalcogenide)和硫族化物材料(chalcogenicmaterial)。硫族化合物可以在电 源从易失性SRAM存储器上移除之后被有利地用来提供数据保留并保持稳定。将相变材料 如Ge2Sb2Te5作为例子，两种或更多种的相位被表现为具有对存储器存储有用的不同电气 特性。在本实施例中，硫族材料可以在两种状态间电切换，即非结晶状态和结晶状态，从而 引起用于增强型SRAM(e-SRAM)单元100的非易失性存储能力。这一图显示出了六个晶体管的CMOS SRAM单元，该单元具有存储一位信息的两个 交叉耦合的CMOS反相器。NMOS晶体管104和PMOS晶体管106形成锁存器的一个反相器， 并且NMOS晶体管114和PMOS晶体管116形成锁存器的另一个反相器。两个NMOS通道晶 体管120、122由读/写线(R/W)来控制，以便将位线⑶和位线’(B’)信息传递到单元中。 相变存储器材料层叠在CMOS设备的顶端，以便e-SRAM单元100具有由PCM阻抗元件132 和134提供的非易失性质。该图显示出了与阻抗元件132耦合的通道门晶体管(pass gate transistor) 136以及与阻抗元件134耦合的通道门晶体管138。晶体管136和138由编程 线(PGM)启用来将通过位线电压提供的电流供应到选定的阻抗元件，使局部的温度高于硫 族化合物的熔化温度。注意PMOS设备140和142可以被分摊到许多单元中，并且在一些实 施例下可能从阵列中被除去。5只要PCM部分130未被编程，e-SRAM单元100便可以作为易失性存储器用传统方 式进行读写。例如，在读模式下，读/写线可以被激活来在位线B和B’上读取CMOS锁存器 的存储值。SRAM单元102中的两个交叉耦合的反相器驱动该位线，该位线的值可以被读出。 SRAM单元102的一个优点是数据读取几乎可以与传统的SRAM单元一样快。为了在e-SRAM单元100中写入新的数据，读/写线被激活来启用晶体管120、122， 以便用在位线B和B’上提供的数据来覆盖交叉耦合的反相器的先前状态。后续的命令可 以被发布给e-SRAM单元102以激活编程线PGM，并且将SRAM单元102的锁存值载入PCM部 分130。在装载PCM部分130后，e-SRAM单元100可以随后被断电，并且电源随后被重新接 通，其中PCM的非易失性质保留了所存储的数据。在替代的使用方式下，数据可以被直接地写入PCM部分130中。所装载的数据设 置PCM阻抗，该PCM阻抗可使SRAM “不平衡”偏置，以便当e-SRAM单元100加电时，SRAM单 元102中的锁存器加载(take on)包含于成对的PCM电阻本文档来自技高网...

【技术保护点】
１．一种存储单元，该存储单元包括：静态随机存取存储器单元，该静态随机存取存储器单元具有两个通道晶体管和四个连接在两个交叉耦合的反相器中的逻辑晶体管，该静态随机存取存储器单元由互补金属氧化物半导体技术形成；以及相变存储器部分，该相变存储器部分层叠在所述静态随机存取存储器单元上，以给该静态随机存取存储器单元提供非易失性。

【技术特征摘要】
...

【专利技术属性】
技术研发人员：R·法肯索尔，
申请(专利权)人：恒忆公司，
类型：发明
国别省市：CH