低噪声带隙基准制造技术

本发明专利技术涉及低噪声带隙基准。使用双极晶体管交叉耦合回路的级联和的低噪声带隙电压基准。这些回路被设计为提供一带隙电压基准和二带隙电压基准所需的总PTAT电压。所述PTAT电压噪声是所述回路中的每个晶体管的噪声电压的平方之和的平方根。所述基准的总噪声可以远低于使用两个或4个双极器件来得到PTAT电压并然后将该PTAT电压增加到所需总PTAT电压的方法。交叉耦合的回路也抵制使其偏置的电流中的噪声。公开了可替换实施例。

【技术实现步骤摘要】

本专利技术涉及带隙电压基准(bandgap voltage reference)的领域。
技术介绍
低噪声带隙基准长久以来作为产业目标并且经常被记述在技术刊物中。众所周知的是，通过将两个电压一双极晶体管Vbe和AVbe—相加在一起而生成带隙基准。Vbe具有负TC而Δ Vbe具有正TC。当这些电压被相加在一起并且它们之和等于大约1. 2V的带隙电压时，所述电压之和的TC接近于0。由于Vbe通常接近600mV，所以这意味着AVbe也必须为约600mV。该600mV的 Δ Vbe难以利用单对晶体管来生成，原因在于这样做将采用非常大的晶体管比(transistor ratio)。大多数带隙基准使用放大器来增加(gain up)这些晶体管比。例如，如果具有IOA 到A的晶体管发射极面积比(60mV)，则将使用具有 10的增益的放大器来得到600mV，因此可以将其添加到600mV的Vbe以得到1. 2V的带隙电压。这工作地非常好，但是该方法的问题在于噪声也被以10增加，这在一些情况下是不希望的。Kadanka的美国专利No. 5834拟6示出了通过使用多个双极器件连接来倍增 AVbe并然后增本文档来自技高网...

【技术保护点】
１．　一种带隙电压基准，包括：多个级联ＰＴＡＴ电压电路和多个第一电流源，每个电路具有相同导电类型的第一至第四晶体管，每个所述晶体管均具有发射极、基极和集电极，第一晶体管的基极连接到第二晶体管的发射极和第四晶体管的集电极的公共连接，第四晶体管的基极连接到第三晶体管的发射极和第一晶体管的集电极的公共连接，第三晶体管的集电极连接到第三和第二晶体管的基极的公共连接并且连接到相应第一电流源；用于向第二晶体管的集电极提供电流的电路；第三晶体管的发射极面积大于第一晶体管的发射极面积，并且第四晶体管的发射极面积大于第二晶体管的发射极面积；多个第二电流源；第一级联ＰＴＡＴ电压电路的第一晶体管的发射极连接到电源连...

【技术特征摘要】
...

【专利技术属性】
技术研发人员：RL维内，
申请(专利权)人：RL维内，
类型：发明
国别省市：US