单一晶粒尺寸半导体元件绝缘被覆结构制造技术

一种单一晶粒尺寸半导体元件绝缘被覆结构，包括：单一晶粒尺寸半导体元件，该单一晶粒尺寸半导体元件具有前侧面、后侧面、左侧面、右侧面、底面、及上表面，该单一晶粒尺寸半导体元件的该上表面具有两个金属垫；以及绝缘被覆层，该绝缘被覆层覆盖于该单一晶粒尺寸半导体元件的该前侧面、该后侧面、该左侧面、该右侧面、及该底面。本发明专利技术可以得到相同的可靠度，但是尺寸较小的单一晶粒尺寸半导体元件，保护该元件不受环境影响，并节省了费用，降低工艺的难度。

【技术实现步骤摘要】

本专利技术涉及一种半导体元件绝缘被覆结构及其工艺，尤其涉及一种单一晶粒尺寸半导体元件绝缘被覆结构及其工艺。
技术介绍
半导体封装提供集成电路保护、散热、及电路导通等功能，公知技术除高阶封装技术，如球栅阵列封装(Ball Grid Array，BGA)、倒装芯片封装(Flip-Chip，FC)、及多晶片模块(Multi Chip Module, MCM)，最常用的还是导线架封装方式，其主要为粘晶(Die Bond)、 焊线(Wired Bond)、封装(Molding)、及印字(Marking)等封装过程。如，中国台湾专利证号I M9208 “晶圆级封装工艺与晶圆级晶粒尺寸封装结构”， 提供晶圆，该晶圆具有第一表面与相对于该第一表面之一第二表面及至少一个切割道；在该晶圆的该第一表面上形成多个盲孔，其中该晶圆具有多个第一接垫，且每一个该些盲孔的位置分别对应于该些第一接垫其中之一的位置；在该些盲孔内形成多个导电柱，其中每一个所述多个导电柱的一端分别与所述多个接垫其中之一电性连接；在该晶圆的该第一表面上配置多个胶框；将衬底配置于所述多个胶框上，其中该衬底与该晶圆之间通过所述多个胶框维持间隙；以及研磨该晶圆，以暴露出每一个所述多个导电柱的另一端。其中，所述多个第二接垫上形成多个焊球；该晶圆的该第二表面上形成重配线路层；该重配线路层上形成多个焊球，且所述多个焊球经由该重配线路层电性连接至所述多个第二接垫。然而，上述公知采用导线架封装，利用粘晶、焊线、及封装等，使得封装工艺繁琐复杂且耗费时间，造成成本提高。因此，本专利技术人有感上述缺点的可改善，且依据多年来从事此方面的相关经验，悉心观察且研究，并配合学理以及被动元件工艺的运用，而提出一种设计合理且有效改善上述缺点的本专利技术。
技术实现思路
因此本专利技术的目的在于提供一种单一晶粒尺寸半导体元件绝缘被覆结构及其工艺，达到简化工艺及降低成本的目的。根据本专利技术的上述目的，本专利技术提出一种单一晶粒尺寸半导体元件绝缘被覆结构，包括单一晶粒尺寸半导体元件，该单一晶粒尺寸半导体元件具有前侧面、后侧面、左侧面、右侧面、底面、及上表面，该单一晶粒尺寸半导体元件的该上表面具有两个金属垫；以及绝缘被覆层，该绝缘被覆层覆盖于该单一晶粒尺寸半导体元件的该前侧面、该后侧面、该左侧面、该右侧面、及该底面。在所述的单一晶粒尺寸半导体元件绝缘被覆结构中，该绝缘被覆层至少含高分子材料。在所述的单一晶粒尺寸半导体元件绝缘被覆结构中，该单一晶粒尺寸半导体元件的两端还分别具有端电极，该端电极覆盖于该绝缘被覆层、及该金属垫。在所述的单一晶粒尺寸半导体元件绝缘被覆结构中，该端电极至少含银。在所述的单一晶粒尺寸半导体元件绝缘被覆结构中，该端电极至少含铜。在所述的单一晶粒尺寸半导体元件绝缘被覆结构中，该端电极具有电镀层，该电镀层包覆于该端电极。在所述的单一晶粒尺寸半导体元件绝缘被覆结构中，该电镀层至少含镍。在所述的单一晶粒尺寸半导体元件绝缘被覆结构中，该电镀层至少含锡。本专利技术还提出一种单一晶粒尺寸半导体元件绝缘被覆工艺，包括下列步骤首先提供单一晶粒尺寸半导体元件及治具；将该单一晶粒尺寸半导体元件的上表面贴附于该治具；然后执行绝缘被覆工艺，一起将该治具、及该单一晶粒尺寸半导体元件放置于镀膜设备，形成绝缘被覆层于该单一晶粒尺寸半导体元件上，通过该治具遮蔽该单一晶粒尺寸半导体元件的上表面，该单一晶粒尺寸半导体元件的上表面定义金属引线区域(Metal Wire Area)，该金属引线区域形成两个金属垫(Metal Pad)；接着一起将该治具、及该单一晶粒尺寸半导体元件从该镀膜设备取出，随后分离该治具与该单一晶粒尺寸半导体元件；随后将该单一晶粒尺寸半导体元件的两端形成导电层，该导电层覆盖于该绝缘被覆层、及该两个金属垫；以及最后将该单一晶粒尺寸半导体元件的两端形成电镀层，该电镀层包覆于该导电层。在所述的单一晶粒尺寸半导体元件绝缘被覆工艺中，该晶粒尺寸半导体元件的长宽高尺寸约为 0. 6mmX0. 3mmX0. 5mm、1. OmmX 0. 5mmX0. 5mm、或 1. 6mmX0. 8mmX0. 5mm。在所述的单一晶粒尺寸半导体元件绝缘被覆工艺中，该两个金属垫用以与其他衬底电性连接。本专利技术具有以下有益效果(一)利用被动元件的工艺，可以得到相同的可靠度，但是尺寸较小的半导体元件，举例说明，单一晶粒的大小已经可以轻易制作到1. Omm X 0. 5mm X 0. 5mm，甚至 0. 5mmX0. 25mmX0. 25mm，保护该单一晶粒尺寸半导体元件不受环境影响，如水气、或灰尘等其他异物影响。(二)利用被动元件工艺的治具、及设计，不仅简单化半导体元件封装工艺，且同时在该单一晶粒尺寸半导体元件上形成被动元件采用的端电极与具备焊接界面的电镀层， 用以与其他衬底电性连接，节省了精密封装设备的费用，并降低工艺的难度。为了使本专利技术的叙述更加详尽与完备，以下
技术实现思路
中，提供许多不同的实施例或范例，可参照下列描述并配合图式，用来了解在不同实施例中的不同特征的应用。附图说明图1为本专利技术实施例的方法流程图。图2为本专利技术实施例的单一晶粒尺寸半导体元件的立体示意图。图3为本专利技术实施例的单一晶粒尺寸半导体元件放置治具的立体示意图。图4为本专利技术实施例的工艺剖面示意图(一)。4图5为本专利技术实施例的工艺剖面示意图(二)。图6为本专利技术实施例的工艺剖面示意图(三)。图7为本专利技术实施例的工艺剖面示意图(四)。其中，附图标记说明如下SlOO-Sl 12 流程步骤100单一晶粒尺寸半导体元件IOOa单一晶粒尺寸半导体元件绝缘被覆结构101前侧面102后侧面103左侧面104右侧面105 底面106上表面106a金属引线区域110绝缘被覆层120金属垫130端电极140电镀层200 治具具体实施例方式请参照图1所示，本专利技术提供一种单一晶粒尺寸半导体元件封装工艺S100，包括下列步骤流程步骤S102、流程步骤S104、流程步骤S106、流程步骤S108、流程步骤S110、 以及流程步骤112。流程步骤S102请参照图2，首先提供单一晶粒尺寸半导体元件100，该单一晶粒尺寸半导体元件100为立方体，该立方体具有六面由前侧面101、后侧面102、左侧面103、右侧面104、 底面105、及上表面106所组成，该立方体的长宽高尺寸约为0. 6mmX0. 3mmX0. 5mm、 1. OmmX 0. 5mmX 0. 5mm、或 1. 6mmX 0. 8mmX 0. 5mm。请参照图3，然后提供治具200，该治具200由使用者自行设计。流程步骤S104将该单一晶粒尺寸半导体元件100放置该治具200上，使该单一晶粒尺寸半导体元件100的上表面106贴附于该治具200上表面。流程步骤S106然后执行绝缘被覆工艺，一起将该治具200、及该单一晶粒尺寸半导体元件100放置于镀膜设备(未显示)，请参照图4，形成绝缘被覆层110于该单一晶粒尺寸半导体元件 100上，该绝缘被覆层110可以是有机高分子涂料、氧化硅、或多晶硅，该绝缘被覆层110覆盖于该单一晶粒尺寸半导体元件100的前侧面101、后侧面102、左侧面103、右侧面104、及底面105，该绝缘被覆层110的厚度介于约1至50 μ m本文档来自技高网...

【技术保护点】
１．一种单一晶粒尺寸半导体元件绝缘被覆结构，其特征在于，包括：单一晶粒尺寸半导体元件，该单一晶粒尺寸半导体元件具有前侧面、后侧面、左侧面、右侧面、底面、及上表面，该单一晶粒尺寸半导体元件的上表面具有两个金属垫；以及绝缘被覆层，该绝缘被覆层覆盖于该单一晶粒尺寸半导体元件的前侧面、后侧面、左侧面、右侧面、及底面，该单一晶粒尺寸半导体元件的两端还分别具有端电极，该端电极覆盖于该绝缘被覆层、及该金属垫，使该端电极覆盖于该单一晶粒尺寸半导体元件的前侧面、后侧面、左侧面、右侧面、底面、及上表面。

【技术特征摘要】

【专利技术属性】
技术研发人员：吴亮洁，王晴，
申请(专利权)人：佳邦科技股份有限公司，
类型：发明
国别省市：71