本实用新型专利技术公开了一种多排集成电路引线框，属于集成电路封装技术领域，包括基板，均匀排列于基板的待封装集成电路，所述的待封装集成电路括载片区，设置于载片区周沿的若干导脚，所述的载片区表面设置有电镀层。本实用新型专利技术采用在同一基材上设置多排待封装集成电路，很好的解决了传统封装工艺中一直很难解决的电路分页有效面积的缺陷，并且保证了整条封装完的电路的稳定性和有效性。采用此种封装结构，节约了大量的基板材料和封装树脂，在封装效率上也有很大的提升。（*该技术在2020年保护过期，可自由使用*）
【技术实现步骤摘要】
一种多排集成电路引线框
本技术属于集成电路封装
，尤其是涉及一种多排集成电路弓I线框。
技术介绍
引线框作为集成电路封装的基本部件，在集成电路制造中占有不可或缺的位置。 传统的引线框由于不能很好解决多排电路分页有效面积，以及整条电路封装时的可靠性 的问题，所以都只能采用单排封装，从而在效率上一直较低，而且对铜基材也造成较多的浪费。
技术实现思路
本技术的目的在于提供一种多排集成电路引线框，解决现有技术存在的缺 陷。为实现上述目的，本技术采用如下技术方案一种多排集成电路引线框，包括基板，均勻排列于基板的待封装集成电路，所述的 待封装集成电路包括载片区，设置于载片区周沿的若干导脚，所述的载片区表面设置有电镀层。优选的方案是所述的待封装集成电路为S0P20，或者S0PM，或者SOP^。更为优选的方案是所述的待封装集成电路为4排，每排12只均勻排列待封装集 成电路。更为优选的方案是所述的待封装集成电路为4排，每排10只均勻排列待封装集 成电路。更为优选的方案是所述的待封装集成电路为4排，每排8只均勻排列待封装集成 电路。本技术与现有技术，具有如下优点和有益效果本技术采用在同一基材上设置多排待封装集成电路，极大地降低了引线框 基材上的边角料基材占用比率。整条引线框装好芯片完成封装后，最终会切成一颗一颗的 小电路，在这个过程中会产生很多边角料，同样的基材上分页的电路越多，则产生的边角料 比率就越低。本技术同时保证了整条封装完的电路的稳定性和有效性。本技术采 用多流道注塑，流道距离变短，所以工艺更容易控制，质量更稳定，同时封装时所使用的塑 封树脂的用量也显著降低，而塑封树脂与引线框与金丝同属封装三大材料，所以塑封树脂 用量的降低可有效降低电路封装成本；采用此种封装结构，节约了大量的基板材料和封装 树脂，在封装效率上也有很大的提升。附图说明图1为本技术的集成电路S0P20引线框结构示意图。图2为本技术的集成电路SOPM引线框结构示意图。图3为本技术的集成电路SOP^引线框结构示意图。具体实施方式以下结合附图和具体实施例对本技术做进一步详细说明。实施例1如图1所示，一种多排集成电路S0P20引线框，包括基板11，均勻排列于 基板的待封装集成电路12，所述的待封装集成电路包括载片区13，设置于载片区周沿的若 干导脚14，所述的载片区表面设置有电镀层。待封装集成电路S0P20为4排，每排12只均 勻排列。实施例2如图2所示，一种多排集成电路SOPM引线框，包括基板21，均勻排列于 基板的待封装集成电路22，所述的待封装集成电路包括载片区23，设置于载片区周沿的若 干导脚M，所述的载片区表面设置有电镀层。待封装集成电路SOPM为4排，每排10只均 勻排列。实施例3如图3所示，一种多排集成电路SOP^引线框，包括基板31，均勻排列于 基板的待封装集成电路32，所述的待封装集成电路包括载片区33，设置于载片区周沿的若 干导脚34，所述的载片区表面设置有电镀层。待封装集成电路SOP^* 4排，每排8只均 勻排列。以上内容是结合具体的优选实施方式对本技术所作的进一步详细说明，不能 认定本技术的具体实施只局限于这些说明。对于本技术所属
的普通技术 人员来说，在不脱离本技术构思的前提下，还可以做出若干简单推演或替换，都应当视 为属于本技术的保护范围。权利要求1.一种多排集成电路引线框，其特征是包括基板，均勻排列于基板的待封装集成电 路，所述的待封装集成电路包括载片区，设置于载片区周沿的若干导脚，所述的载片区表面 设置有电镀层。2.如权利要求1所述的多排集成电路引线框，其特征是所述的待封装集成电路为4 排，每排12只均勻排列待封装集成电路。3.如权利要求1所述的多排集成电路引线框，其特征是所述的待封装集成电路为4 排，每排10只均勻排列待封装集成电路。4.如权利要求1所述的多排集成电路引线框，其特征是所述的待封装集成电路为4 排，每排8只均勻排列待封装集成电路。专利摘要本技术公开了一种多排集成电路引线框，属于集成电路封装
，包括基板，均匀排列于基板的待封装集成电路，所述的待封装集成电路括载片区，设置于载片区周沿的若干导脚，所述的载片区表面设置有电镀层。本技术采用在同一基材上设置多排待封装集成电路，很好的解决了传统封装工艺中一直很难解决的电路分页有效面积的缺陷，并且保证了整条封装完的电路的稳定性和有效性。采用此种封装结构，节约了大量的基板材料和封装树脂，在封装效率上也有很大的提升。文档编号H01L23/495GK201838573SQ201020103490公开日2011年5月18日 申请日期2010年1月22日 优先权日2010年1月22日专利技术者施保球, 梁大钟, 高宏德 申请人:深圳市气派科技有限公司本文档来自技高网...
【技术保护点】
一种多排集成电路引线框，其特征是：包括基板，均匀排列于基板的待封装集成电路，所述的待封装集成电路包括载片区，设置于载片区周沿的若干导脚，所述的载片区表面设置有电镀层。
【技术特征摘要】
【专利技术属性】
技术研发人员：梁大钟，施保球，高宏德，
申请(专利权)人：深圳市气派科技有限公司，
类型：实用新型
国别省市：94[中国|深圳]
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。