电阻改变型存储器制造技术

一种电阻改变型存储器，包含：第一、第二和第三驱动线(L1、L2、L3)；电阻改变元件(MC)，其一端与第三驱动线(L3)相连接；第一二极管(D1)，具有与第一驱动线(L1)相连接的阳极和与第一电阻改变元件(MC)的另一端相连接的阴极；第二二极管(D2)，具有与第一电阻改变元件(MC)的另一端相连接的阳极和与第二驱动线(L2)相连接的阴极；以及驱动器/接收器(DS)，将写电流供给到电阻改变元件(MC)。写控制电路(CNT)被设置为使得当第一数据被写入时，使写电流按从第一驱动线(L1)到第三驱动线(L3)的方向流动，而当第二数据被写入时，使写电流按从第三驱动线(L3)到第二驱动线(L2)的方向流动。

【技术实现步骤摘要】

本专利技术涉及电阻改变型存储器。
技术介绍
电阻改变型存储器，诸如MRAM(磁随机存取存储器)、ReRAM(阻性随机存取存储器)等，作为继NAND型闪存之后的下一代非易失性存储器已引起了关注(参考，例如，第 6，256，223号美国专利)。通过使写电流流入例如作为存储单元的电阻改变元件并改变其状态(电阻值)， 数据被写入电阻改变型存储器。另外，通过使读电流流入电阻改变元件并检测其电阻值，数据被读出。读电流的值被设置得小于写电流的值。用于评价非易失性存储器性能的要素有干扰(disturb)和保持能力 (retention)0干扰是指当数据被读和写时对存储单元造成的扰动(错误的写)，保持能力是指存储单元的数据保持期间。顺带提一下，当存储单元被小型化时，因为布线电阻值和晶体管的导通电阻值增加了，所以当驱动电压具有预定值时，能够流入到存储单元的写电流值减小了。然而，写电流的值影响保持能力。即，当写电流的值减小时，存储单元的数据保持期间通常被缩短了。另外，读数据时施加到存储单元上的电压影响读灵敏度。因而，为了保持足够的读灵敏度，读数据时施加到存储单元上的电压、即、读电流的值，不能被充分减小。在此情况下，当写电流的值如上所述被减小时，因为写数据时施加到存储单元上的电压被减小，所以读数据时施加到存储单元上的电压与写数据时施加到存储单元上的电压之间的比率被减小了。因此，当写电流的值被减小时，容易发生读干扰(read disturb)。
技术实现思路
本专利技术的一个方面的电阻改变型存储器具有沿着第一方向延伸的第一和第二驱动线；沿着与第一方向交叉的第二方向延伸的第三驱动线；一端与第三驱动线相连接的第一电阻改变元件；第一二极管，具有与第一驱动线相连接的阳极和与第一电阻改变元件的另一端相连接的阴极；第二二极管，具有与第一电阻改变元件的另一端相连接的阳极和与第二驱动线相连接的阴极；驱动器/接收器(sinker)，将写电流供给到第一电阻改变元件； 以及写控制电路，其被配置为，当第一数据被写入到第一电阻改变元件时，使写电流按从第一驱动线到第三驱动线的方向流动，并且当第二数据被写入到第一电阻改变元件时，使写电流按从第三驱动线到第二驱动线的方向流动。 本专利技术的一个方面的电阻改变型存储器具有沿着第一方向延伸的第一和第二驱动线；沿着与第一方向交叉的第二方向延伸的第三和第四驱动线；一端与第三驱动线相连接的第一和第二电阻改变元件；一端与第四驱动线相连接的第三和第四电阻改变元件；第一齐纳二极管，具有与第一电阻改变元件的另一端相连接的阳极和与第一驱动线相连接的阴极；第二齐纳二极管，具有与第二电阻改变元件的另一端相连接的阳极和与第二驱动线相连接的阴极；第三齐纳二极管，具有与第三电阻改变元件的另一端相连接的阳极和与第一驱动线相连接的阴极；第四齐纳二极管，具有与第四电阻改变元件的另一端相连接的阳极和与第二驱动线相连接的阴极；驱动器/接收器，将写电流供给到第一电阻改变元件；以及写控制电路，其被配置为，当第一数据被写入到第一电阻改变元件时，使写电流按从第一驱动线到第三驱动线的方向流动，并且当第二数据被写入到第一电阻改变元件时，使写电流按从第三驱动线到第一驱动线的方向流动。当第一和第二数据被写入到第一电阻改变元件时，写控制电路使第二驱动线浮置。写电流被设置成这样的值使得当第一数据被写入到第一电阻改变元件时，让施加到第一齐纳二极管的电压等于或大于该第一齐纳二极管的齐纳电压而施加到第三齐纳二极管的电压小于该第三齐纳二极管齐纳电压，以及当第二数据被写入到第一电阻改变元件时让施加到第四齐纳二极管的电压小于第四齐纳二极管的齐纳电压。附图说明图1为表示本专利技术的第一基本结构的视图；图2为表示本专利技术的第二基本结构的视图；图3为表示本专利技术的第三基本结构的视图；图4为表示本专利技术的第四基本结构的视图；图5为表示本专利技术的第五基本结构的视图；图6为表示本专利技术的第六基本结构的视图；图7为表示本专利技术的第七基本结构的视图；图8为表示本专利技术的第八基本结构的视图；图9为表示第一实施例的电阻改变型存储器的视图；图10为表示写控制电路的视图；图11为表示译码器的视图；图12为表示第一实施例的电阻改变型存储器的视图；图13为表示写控制电路的视图；图14为表示译码器的视图；图15为表示存储单元阵列的详细视图；图16为表示写入“1”时电流路径的视图；图17为表示写入“0”时电流路径的视图；图18为表示写入“1”时电流路径的视图；图19为表示写入“0”时电流路径的视图；图20为表示器件结构的第一示例的视图21为表示器件结构的第二示例的视图22为表示器件结构的第三示例的视图23为表示器件结构的第四示例的视图24为表示器件结构的第五示例的视图25为表示第二实施例的电阻改变型存储器的视图图26为表示存储单元阵列的详细视图27为表示写入“1”时电流路径的视图28为表示写入“0”时电流路径的视图29为表示写入“1”时电流路径的视图30为表示写入“0”时电流路径的视图31为表示器件结构的第一示例的视图32为表示器件结构的第二示例的视图33为表示磁阻效应元件的基本结构的视图；以及图34为表示电阻改变元件的基本结构的视图。具体实施例方式以下结合附图详细说明本专利技术的一个方面的电阻改变型存储器。1.概要本专利技术提出下列两种单元阵列结构作为交叉点型单元阵列的修改结构。(1)第一单元阵列结构(第一到第六基本结构)两个二极管，沿彼此相反的方向布置，与一个第一电阻改变元件相连接。当第一数据被写入电阻改变元件时，使写电流正向流到两个二极管中的一个，并且当第二数据被写入时，使写电流正向流到两个二极管中的另一个。(2)第二单元阵列结构(第七到第八基本结构)电阻改变元件和齐纳二极管，其彼此被串联连接，被配置于彼此交叉的驱动线的每个中的交叉部分中。使写电流流动以满足下列条件使施加于与所选择的电阻改变元件相连接的齐纳二极管上的电压等于或大于该齐纳二极管的齐纳电压并且使施加于与未选择的电阻改变元件相连接的齐纳二极管上的电压小于该齐纳二极管的齐纳电压。因为这两种单元阵列结构可以防止交叉点型单元阵列所特有的潜行电流(sneak current)，所以当写电流增加时可以抑制写干扰(write disturb)。因此，根据本专利技术所述，干扰和保持能力可以通过增加写电流被同时改善。2.基本结构 下面说明本专利技术的基本结构。(1)第一基本结构图1表示了本专利技术的电阻改变型存储器的第一基本结构。第一和第二驱动线Ll、L2沿第一方向延伸，第三驱动线L3沿与第一方向交叉的第二方向延伸。第一和第二方向例如为相互正交的方向。第三驱动线L3为位线和字线其中之一。当第三驱动线L3为位线时，第一和第二驱动线L1、L2分别为字线。而当第三驱动线L3为字线时，第一和第二驱动线Li、L2分别为位线。电阻改变元件MC的一端被连接到第三驱动线L3。电阻改变元件MC包括通过自旋注入写入制成的磁阻元件和通过电流方向来控制写数据的相变元件等。第一二极管Dl的阳极被连接到第一驱动线Li，其阴极被连接到电阻改变元件MC 的另一端。第二二极管D2的阳极被连接到电阻改变元件MC的另一端，其阴极被连接到第二驱动线L2。驱动器/接收器DS被分别连接到第一和第二驱动线Ll和L2，并且驱动器/接收器DS本文档来自技高网...

【技术保护点】
１．一种电阻改变型存储器，包含：沿着第一方向延伸的第一驱动线；沿着与第一方向交叉的第二方向延伸的第二驱动线；串联连接在第一和第二驱动线之间的电阻改变元件和齐纳二极管；驱动器／接收器，将写电流供给到所述电阻改变元件；以及写控制电路，其被配置为使得当第一数据被写入到所述电阻改变元件时，使写电流按从第一驱动线到第二驱动线的方向流动，而当第二数据被写入到所述电阻改变元件时，使写电流按从第二驱动线到第一驱动线的方向流动。

【技术特征摘要】
...

【专利技术属性】
技术研发人员：下村尚治，浅尾吉昭，
申请(专利权)人：株式会社东芝，
类型：发明
国别省市：JP