单管ＳＯＮＯＳ　ＮＯＲ型存储器制造技术

本发明专利技术公开了一种单管ＳＯＮＯＳ？ＮＯＲ型存储器，将传统的２Ｔ（双晶体管）单元的ＳＯＮＯＳ存储器的两条字线合并为一条，且去掉作为选择开关管的ＭＯＳ管，在对存储单元阵列进行擦写以及读操作的时候，通过该条字线和位线选中目标存储单元。该存储器结构能缩小存储单元的尺寸，节约制造成本。

【技术实现步骤摘要】

本专利技术涉及一种半导体集成电路制造器件，具体涉及一种非挥发性闪存存储器， 尤其涉及一种单管SONOS NOR型存储器。
技术介绍
在NOR结构的SONOS (硅氧氮氧硅)存储器中，由于其擦写读操作方便，2T (双晶 体管)单元的SONOS存储器被广泛采用，这种结构的缺点是尺寸大。2T(双晶体管)单元 的SONOS (硅氧氮氧硅)存储器，其中一个SONOS管作为存储器件(FLASH)， 一个常规NMOS 管作为选择管(N-PASS)。其中，FLASH管的门栅(GATE POLY)作为SONOS字线(WLS)，而 N-PASS管的门栅(GATE POLY)作为字线(WL) 。 FLASH管的漏端作为CELL (存储单元)的位 线端(BL)，N-PASS管的源端作为源线端(SOURCE LINE)。 图1A为标准的双晶体管单元SONOS FLASH存储器的版图。图IB为标准的双晶体 管单元SONOS FLASH存储器的剖面结构示意图。如图1所示，2T单元的SONOS存储器的阵 列结构和擦写的机理具体如下在对存储管进行写操作的时候，在存储管的门栅和存储管 的位线端偏置一个较大的正向电压10. 7V，该电压足够使源端的电子发生隧道穿越进入到 SONOS存储管的ONO介质膜的氮化层，并且以不可移动的固定电荷形式存在氮化层里。而 在对存储管进行擦操作的时候，在存储管的门栅和存储管的位线端偏置一个较大的负向电 压-lO. 7V，该电压足够使原本以不可移动的固定电荷形式存在氮化层里的电子发生隧道穿 越进入到SONOS存储管的位线端，而位线端的空穴则进入ONO介质膜的氮化层，并且以不可 移动的固定电荷形式存在氮化层里。
技术实现思路
本专利技术要解决的技术问题是提供一种单管SONOS NOR型存储器，该存储器结构能 縮小存储单元的尺寸，节约制造成本。 为解决上述技术问题，本专利技术提供一种单管SONOS NOR型存储器，将SONOS管作为 存储器件，其中，SONOS管的门栅作为字线，SONOS管的漏端作为存储单元的位线端，SONOS 管的源端作为存储单元的源线端，在对存储单元阵列进行擦写以及读操作的时候，通过字 线和位线选中目标存储单元。 该存储器的阵列结构为选用SONOS存储管作为基本的存储单位，并定义四个单 管组成行和列的矩阵阵列。 该存储器的电压偏置条件为VPOS和VNEG分别表示在进行写或者擦操作时在位 线和字线端的电压，VPOS设置在4V-10V之间，VNEG设置在_7 -3V之间；VUBL表示在未 被选中的位线端的偏置电压，设置在0. 5V-3. 5V之间；在写或者擦操作时源线端电压处于 悬置状态；VTO表示在读操作时选中的字线端偏置的电压，设置在-1V-5V之间；VTC表示在 读操作时未选中的字线端偏置的电压，设置在-6V-0V之间；VBLR表示在读操作时选中的位 线端偏置的电压，设置在O. 1V-5V之间；VGND表示在读操作时未选中的位线端偏置的电压，设置在0V。 该存储器的电压偏置条件还包括定义SONOS存储管在擦操作过后的电压为VTE， 定义SONOS存储管在写操作过后的电压为VTP，定义如下相关属性VTE < VTO < VTP， VTC < VTE < VTP。 和现有技术相比，本专利技术具有以下有益效果本专利技术将传统的2TS0N0S CELL结构 的两条WLS和WL合并为一条，且去掉原有的作为选择开关管的MOS管。在同样的工艺条件 下，由于存储器的单位CELL从原来的两管变为一管，单位CELL的宽度几乎减小为原来的一 半，因此整个存储单元的面积减小了一半，节约了制造成本。附图说明 图1是现有的双晶体管单元SONOS FLASH存储器的示意图，图1A为标准的双晶体 管单元SONOS FLASH存储器的版图，图IB为标准的双晶体管单元SONOS FLASH存储器的剖 面结构示意图； 图2是现有的双晶体管单元SONOS FLASH存储器的阵列结构示意图； 图3是本专利技术单管SONOS NOR型存储器的阵列结构示意图； 图4是本专利技术单管SONOS NOR型存储器的布线版图； 图5是本专利技术单管SONOS NOR型存储器的VG-ID(电压_电流)曲线图。具体实施例方式下面结合附图和实施例对本专利技术作进一步详细的说明。 如图2所示，在2T的SONOS存储阵列单元中，选中一个CELL单元管需要通过选中 一个行地址和一个列地址确定唯一并且独立的单元管位置，但是在2T SONOS单元阵列中， 一个列地址包括了一条SONOS字线(WLS)和一条字线(WL)。从下面的单元阵列操作表(表 1)中可以看到，在进行CELL的擦和写操作(ERASE和PROGRAM)的时候，通过WLS和BL选中 目标CELL (T CELL)。而在进行读(READ)操作的时候，则通过WL和BL选中目标CELL。 表l OprationcellVwlsVwlVblVsrcVbpw丁7.2-3.5-3.5FloatingPROGRAMA7.2-3.51.2Floating-3.5B-3.5-3.51.2FloatingC-3.5-3.5-3.5FloatingERASET，A-3.51.87.2Floating7.2B,C7.207.2Floating丁001.1READA00000B0-3.50C0-3.51.14 1.因此可以考虑将两条WLS和WL并为一条，在对CELL阵列进行擦写以及读操作 的时候都能通过这一条WL或者WLS和BL选中目标CELL(存储单元)。 2.考虑如上表所示的WL在进行擦写操作的过程中总是采用相同电压，并且CELL 所有的S0URCE(源端)都置于悬空态(FLOATING)，即表明在做擦写操作的时候WL不起作 用，因此可以采用去掉N-PASS管而采用完全相同的擦写条件。 3.考虑如上表WL在进行读操作的过程中通过加正向偏置电压和零偏置电压来定 义是否选中需要操作的目标行。如果去掉N-PASS管，如图3所示阵列，包括选用SONOS存 储管作为基本的存储单位，并定义TABC四个单管按图3结构组成行和列的整列，该阵列结 构同样可以用一个足够合适的偏置电压来读取选中的FLASH管。而对于没有选中的FLASH 管，则考虑加一个足够低的偏置电压，使即使是FLASH在被进行ERASE (擦)状态后，在其 门栅上加上这个偏置电压，该FLASH管仍然能够关断。如表2所示，包括三种操作条件下 (PROGRAM写操作，ERASE擦操作，READ读操作)的偏置电压定义。其中，VWL表示字线电压， VBL表示位线电压，VSRC表示源线电压，VBPW表示阱电压。VPOS和VNEG分别表示在进行写 或者擦操作时在位线和字线端的电压，VPOS设置在4V-10V之间，VNEG设置在-7 -3V之 间。VUBL表示在未被选中的位线端的偏置电压，设置在O. 5V-3. 5V之间。Floating表示在 操作时这一端的电压是处于悬置状态。VTO表示在读操作时选中的字线端偏置的电压，设 置在-1V-5V之间。VTC表示在读操作时未选中的字线端偏置的电压，设置在-6V-0V之间。 VBLR表示在读操作时选中的位线端偏置的电压，设置在O. 1本文档来自技高网...

【技术保护点】
一种单管ＳＯＮＯＳＮＯＲ型存储器，其特征在于，将ＳＯＮＯＳ管作为存储器件，其中，ＳＯＮＯＳ管的门栅作为字线，ＳＯＮＯＳ管的漏端作为存储单元的位线端，ＳＯＮＯＳ管的源端作为存储单元的源线端，在对存储单元阵列进行擦写以及读操作的时候，通过字线和位线选中目标存储单元。

【技术特征摘要】

【专利技术属性】
技术研发人员：陈广龙，
申请(专利权)人：上海华虹NEC电子有限公司，
类型：发明
国别省市：31[中国|上海]