【技术实现步骤摘要】
【国外来华专利技术】
本专利技术的实施例涉及半导体处理，且更特定来说涉及掩蔽技术。
技术介绍
存在对更快且更小的集成电路的持续需求。可通过减小形成集成电路的相应元件 或电子装置的大小及其之间的分离距离来制成更快且更小的集成电路。此增加电路元件跨 越衬底的密度的工艺通常被称作“按比例缩放”。由于对更快且更小的集成电路的需求，存 在对按比例缩放以形成具有高密度的经隔离特征的方法的持续需要。附图说明附图为示意性，未必按比例绘制，且打算图解说明而非限制本专利技术的实施例。图IA为图解说明根据本专利技术的一个或一个以上实施例的工艺的流程图。图IB为图解说明根据本专利技术的一个或一个以上实施例的工艺的另一流程图。图2图解说明根据本专利技术的一个或一个以上实施例的部分形成的集成电路的横 截面侧视图。图2A图解说明根据本专利技术的一个或一个以上实施例的部分形成的集成电路的俯 视图。图2B图解说明沿图2A中所示剖切线2B的图2A的部分形成的集成电路的横截面 侧视图。图3A图解说明在根据本专利技术的一个或一个以上实施例已修整柱图案之后的图2A 的部分形成的集成电路的俯视图。图3B图解说明沿图3A中所示...
【技术保护点】
一种方法，其包括：提供衬底；在所述衬底上形成第一组柱；及在所述第一组柱上沉积间隔件材料以形成第一孔图案，其中所述孔中的至少一者位于所述第一组的柱之间，且其中在沉积之后，间隔件材料填充所述第一组的第一柱与所述第一组的最近相邻柱之间的间隔。
【技术特征摘要】
【国外来华专利技术】US 2007-12-6 11/952,017一种方法，其包括提供衬底；在所述衬底上形成第一组柱；及在所述第一组柱上沉积间隔件材料以形成第一孔图案，其中所述孔中的至少一者位于所述第一组的柱之间，且其中在沉积之后，间隔件材料填充所述第一组的第一柱与所述第一组的最近相邻柱之间的间隔。2.根据权利要求1所述的方法，其中所述第一组柱包括至少一个列及至少一个行，所 述至少一个列横切于所述至少一个行而定向，所述至少一个列及所述至少一个行中的每一 者包括多个柱。3.根据权利要求2所述的方法，其中所述第一孔图案包括至少三个列及至少三个行。4.根据权利要求1所述的方法，其中所述第一组柱包括具有大体圆形横截面的柱。5.根据权利要求1所述的方法，其中所述第一孔图案包括具有大体圆形横截面的孔。6.根据权利要求1所述的方法，其中所述间隔件材料为绝缘材料。7.根据权利要求1所述的方法，其中所述间隔件材料为半导电材料或导电材料。8.根据权利要求1所述的方法，其中形成第一组柱包括在所述衬底上方形成第一硬掩模层；在所述第一硬掩模层上方形成可选择性界定层，所述可选择性界定层包括柱图案；修整所述可选择性界定层的所述柱；及穿过所述可选择性界定层蚀刻所述第一硬掩模层以将所述经修整柱的图案转移到所 述第一硬掩模层。9.根据权利要求8所述的方法，其中修整所述可选择性界定层的所述柱包括对所述可 选择性界定层进行湿蚀刻。10.根据权利要求8所述的方法，其进一步包括在形成所述可选择性界定层之前在所述第一硬掩模层上方形成第二硬掩模层，其中在 所述第二硬掩模层上方形成所述可选择性界定层；及在蚀刻所述第一硬掩模层之前，穿过所述可选择性界定层蚀刻所述第二硬掩模层。11.根据权利要求1所述的方法，其进一步包括在沉积所述间隔件材料之后，各向同性 地蚀刻所述间隔件材料以增加所述孔的宽度。12.根据权利要求11所述的方法，其中在各向同性地蚀刻之后，所述孔的所述宽度在 所述柱的宽度的约50%与约150%之间。13.根据权利要求1所述的方法，其进一步包括在沉积所述间隔件材料之后，各向异性 地蚀刻所述间隔件材料以暴露所述第一组的所述柱。14.根据权利要求13所述的方法，其进一步包括在暴露所述第一组的所述柱之后，选 择性地蚀刻所述第一组柱以形成第二孔图案，所述第二孔图案包括所述第一孔图案的所述 孔及通过选择性地蚀刻所述第一组柱而形成的所述孔。15.根据权利要求14所述的方法，其进一步包括通过将柱沉积到所述第二孔图案中来 ...
【专利技术属性】
技术研发人员：周葆所，古尔特杰S桑胡，阿尔达万尼鲁曼德，
申请(专利权)人：美光科技公司，
类型：发明
国别省市：US[美国]
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。