衬底处理方法、程序、计算机可读的存储介质以及衬底处理系统技术方案

在本发明专利技术中，在衬底的正表面上方的要被加工的膜上执行第一次图形化，并且测量由第一次图形化所形成的图形的实际尺寸。基于第一次图形化的尺寸测量结果，然后设置第二次图形化的条件。在该情形中，设置第二次图形化的条件使得在第一次图形化的尺寸与其目标尺寸之间的差等于在第二次图形化尺寸与其目标尺寸之间的差。其后，在所设置的图形化条件下执行第二次图形化。

【技术实现步骤摘要】
【国外来华专利技术】
本专利技术涉及村底处理方法、程序、计算机可读的存储介质以及衬底处理系统。
技术介绍
在例如半导体器件的制造工艺中的光刻步骤中，例如，顺序执行以下处理以在晶片(wafer)表面上的抗蚀剂膜中形成预定的抗蚀剂图形将抗蚀剂溶液涂到在晶片表面上的要被加工的膜上以形成抗蚀剂膜的抗蚀剂涂敷操作，以预定图形将光施加到晶片表面上的抗蚀剂膜以曝光该抗蚀剂膜的曝光处理，对晶片加热以加速所曝光的抗蚀剂膜中的化学反应的加热处理(曝光后烘)，对被加热的抗蚀剂膜进行显影的显影操作等等。其后，使用抗蚀剂图形作为掩模刻蚀该要被加工的膜并且然后去除该抗蚀剂图形，由此在该要被加工的膜中形成预定图形。为了半导体器件的小型化，用于上述图形形成中的曝光处理的光的波长日益变短。然而，仅使用日益缩短用于曝光的波长的方法，形成具有例如32nm或45nm级的精细线宽的半导体器件在技术上是困难的。因此，提出了通过在晶片表面上的相同层中的要被加工的膜上执行多次图形化来形成更精细图形从而使半导体器件小型化(参见专利文献1 )。曰本专利申请公开No. H7-147219
技术实现思路
然而，当如上所述的在相同层中的要被加工的膜上执行多次图形化时，因为对于每一次图形化分别执行曝光处理和显影操作，在每一次图形化中可能出现线宽上特殊的变化。如果线宽在多次图形化之间不规则地变化，则最终不能形成具有期望尺寸的图形，不能形成期望精细的半导体器件。考虑到上述观点开发了本专利技术并且其目的是即使在执行多次图形具有期望尺寸的图形。 为了达到上面的目的，本专利技术是一种衬底处理方法，其在位于衬底 正表面上方的相同层中的要被加工的膜上执行多次图形化，该方法包括下述步骤执行第一次图形化；测量由第一次图形化所形成的图形尺寸； 基于第 一次图形化的尺寸测量结果来设置第二次以及随后次数的图形 化的条件；以及在所设置的图形化条件下执行第二次以及随后次数的图形化。根据本专利技术，因为能够基于由第 一次图形化所形成的图形尺寸来控 制第二次和随后次数的图形化条件以便形成具有期望尺寸的图形，所以 在多次图形化之间尺寸决不会变化，使得能够形成具有期望尺寸的图形。可以从第一次图形化的尺寸测量结果来设置第二次以及随后次数 的图形化的条件使得在第 一 次图形化的实际尺寸与第 一 次图形化的目 标尺寸之间的差等于在第二次和随后次数的图形尺寸与第二次和随后 次数的图形化之间的差。可以从第一次图形化的尺寸测量结果来设置第二次以及随后次数 的图形化的条件使得第二次和随后次数的图形尺寸被形成为预先设置 的目标尺寸。可以预先获得在当前条件设置情况下执行图形化时第 一 次图形尺 寸与其目标尺寸之间的差与第二次和随后次数的图形尺寸与其目标尺 寸之间的差之间的相关性，并且可以基于相关性和第一次图形化的尺寸 测量结果来设置第二次和随后次数的图形化的条件。可以通过改变在曝光处理之后且在显影操作之前执行的加热处理的条件来执行第二次和随后次数的图形化条件的设置。可以通过改变曝光处理的条件来执行第二次和随后次数的图形化 条件的设置。可以通过改变显影操作的条件来执行第二次和随后次数的图形化 条件的设置。衬底可以:帔划分为多个区域，并且可以在这多个区域中的每一个中 在要被加工的膜上执行图形化。可以在衬底的正表面上相同区域中要被加工的膜上多次重复地执行图形化。根据另 一方面，本专利技术为 一种在控制单元的计算机上运行的程序，用于控制衬底处理系统以使衬底处理系统执行衬底处理方法。根据又一方面，本专利技术是一种存储了上述程序的计算机可读的存储介质。根据另一方面，本专利技术是一种衬底处理系统，用于在位于衬底正表面上方的相同层中的要被加工的膜上执行多次图形化，该系统包括尺寸测量单元，其用于测量由第一次图形化所形成的图形尺寸；以及控制单元，其用于基于第一次图形化的尺寸测量结果来设置第二次以及随后次数的图形化的条件。控制单元可以从第一次图形化的尺寸测量结果来设置第二次以及随后次数的图形化的条件使得在第 一次图形的尺寸与其目标尺寸之间的差等于在第二次和随后次数的图形尺寸与其目标尺寸之间的差。控制单元可以从第一次图形化的尺寸测量结果来设置其它次的图形化的条件使得第二次和随后次数的图形尺寸被形成为预先设置的目标尺寸。控制单元可以基于在当前条件设置情况下执行图形化时第一次图形尺寸与其目标尺寸之间的差与第二次和随后次数的图形尺寸与其目标尺寸之间的差之间的相关性，并且基于第一次图形化的尺寸测量结果来设置第二次和随后次数的图形化的条件。可以通过改变在曝光处理之后且在显影操作之前执行的加热处理的条件来执行第二次和随后次数的图形化条件的设置。可以通过改变曝光处理的条件来执行第二次和随后次数的图形化条件的设置。可以通过改变显影操作的条件来执行第二次和随后次数的图形化条件的设置。衬底可以被划分为多个区域，并且可以在这多个区域中的每一个中在要被加工的膜上执行图形化。可以在衬底的正表面上相同区域中要^L加工的膜上多次重复地4丸行图形化。可以在要被加工的第 一膜上执行第 一次图形化，可以在第 一次图形化之后在与要被加工的第 一膜相同的层中所形成的要被加工的第二膜上执行第二次和随后次数的图形化，并且可以通过改变要被加工的第二 膜的刻蚀时间来执行第二次和随后次数的图形化条件的设置。 根据本专利技术，能够在衬底上方的要被加工的膜中形成具有期望尺寸 的精细的图形，以促进半导体器件的小型化。附图说明 示出了涂敷和显影操作系统的配置的平面图。图1中的涂敷和显影操作系统的正视图。 图1中的涂敷和显影操作系统的后视图。 示出了图形尺寸测量单元配置的轮廓的纵切面图。 示出了控制单元的配置的框图。 示出了在图形尺寸与曝光后烘的加热时间之间的相关性的曲线图。 晶片处理的流程图。 (a)为处理之前的晶片的纵切面图，(b)为在其上形成了第一次抗 蚀剂膜的晶片的纵切面图，(c)为具有第一区域中所形成的抗蚀剂图 形的晶片的纵切面图，以及(d)为示出了其中在第一区域中图形被形 成在要被加工的膜中的状态的纵切面图。(a)为在其上形成了第二次抗蚀剂膜的晶片的纵切面图，(b)为具 有第二区域中所形成的抗蚀剂图形的晶片的纵切面图，以及(c)为具 有第二区域中在要被加工的膜中所形成的图形的晶片的纵切面图。一个表格，示出了第一次和第二次图形化与线宽、目标线宽和线宽9差之间的关系。一个曲线图，示出了第一次图形化的线宽差与第二次图形化的线宽差之间的相关性。(a)为示出了其中形成了第 一次抗蚀剂图形的状态的晶片的纵切面图，(b)为示出了其中通过刻蚀要被加工的膜而形成了第一次图形的状态的晶片的纵切面图，(c)为示出了其中形成了第二次抗蚀剂图形的状态的晶片的纵切面图，以及(d)为示出了其中通过刻蚀要被加工的膜而形成了第二次图形的状态的纵切面图。(a)为处理之前的晶片的纵切面图，(b)为在其上形成了第一次抗蚀剂图形的晶片的纵切面图，(c)为在其上形成了第一次抗反射膜图形的晶片的纵切面图，(d)为在其上形成了第一次图形的晶片的纵切面图，以及(e)为示出其中去除了第一次抗蚀剂图形和第一次抗反射膜图形的状态的纵切面图。示出了在抗蚀剂图形尺寸与抗反射膜的刻蚀时间之间的相关性的曲线图。(a)为在其上形成了第二次抗反射膜的晶片的纵切面图，(b)为在其上形成了第二次本文档来自技高网...

【技术保护点】
一种衬底处理方法，其在位于衬底正表面上方的相同层中的要被加工的膜上执行多次图形化，所述方法包括下述步骤：　执行第一次图形化；　测量由第一次图形化所形成的图形尺寸；　基于第一次图形化的尺寸测量结果来设置第二次以及随后次数的图 形化的条件；以及　在所设置的图形化条件下执行第二次以及随后次数的图形化。

【技术特征摘要】
【国外来华专利技术】...

【专利技术属性】
技术研发人员：山田善章，山口忠之，山本雄一，杂贺康仁，泽井和夫，
申请(专利权)人：东京毅力科创株式会社，
类型：发明
国别省市：JP[日本]