向半导体衬底的硅中蚀刻沟道的方法、在半导体衬底的硅中形成沟道隔离的方法及形成多个二极管的方法技术

本发明专利技术提供一种向半导体衬底的硅中蚀刻沟道的方法，其包括在半导体衬底的硅上方形成掩模，其中所述掩模包含穿过所述掩模而形成的沟道。使用所述掩模进行等离子体蚀刻以向所述半导体衬底的所述硅中形成沟道。在一个实施例中，所述等离子体蚀刻包括使用包括ＳＦ６、含氧化合物及含氮化合物的前驱气体来形成蚀刻等离子体。在一个实施例中，所述等离子体蚀刻包括包含含硫组分、含氧组分及ＮＦｘ的蚀刻等离子体。

【技术实现步骤摘要】
【国外来华专利技术】
本文中所揭示的实施例关于向半导体衬底的硅中蚀刻沟道的方法，关于在半导体 衬底的硅中形成沟道隔离的方法，且关于形成多个二极管的方法。
技术介绍
在集成电路的制造中，将众多装置封装到半导体衬底的小区域中以产生集成电 路。所述个别装置中的许多装置彼此电隔离。因此，电隔离是半导体装置设计的整体部分 以用于防止在邻近组件及装置之间产生不需要的电耦合。随着集成电路的尺寸减小，组成电路的装置被更紧密地放置在一起。隔离电路组 件的常规方法包括沟道隔离。此沟道隔离是通过向半导体衬底中蚀刻沟道且用绝缘材料填 充所述沟道而发生的。随着半导体衬底上的组件的密度已增加，沟道的宽度也已减小。此 外，沟道的深度已趋于增加。其内形成有隔离沟道的一种类型的半导体衬底材料为晶体硅， 且所述半导体衬底材料可包括其它材料，例如锗及/或导电性修改掺杂剂。仍需要开发出 使得能够例如在沟道隔离的制造中向硅中蚀刻沟道的经改进的蚀刻化学物质。附图说明图1为在根据本专利技术的实施例的工艺中的半导体衬底的一部分的图解等距视图。图2为图1的衬底的穿过图1中的线2-2获取的剖视图。图3为图2的衬底的处于图2所示的处理后的处理下的视图。图4为图3的衬底的处于图3所示的处理后的处理下的视图。图5为图1的衬底的处于图4所示的处理后的处理下的视图。图6为图5的衬底的穿过图5中的线5-5获取的剖视图。图7为图5的衬底的穿过图5中的线7-7获取的剖视图。图8为图5的衬底的处于图5所示的处理后的处理下的视图。图9为图8的衬底的穿过图8中的线9-9获取的剖视图。图10为图5的衬底的穿过图8中的线10-10获取的剖视图。图11为图8的衬底的处于图8所示的处理后的处理下的视图。图12为图11的衬底的穿过图11中的线12-12获取的剖视图。图13为图11的衬底的穿过图11中的线13-13获取的剖视图。图14为图11的衬底的处于图11所示的处理后的处理下的视图。图15为图14的衬底的穿过图14中的线15_15获取的剖视图。图16为图14的衬底的穿过图14中的线16_16获取的剖视图。图17为图14的衬底的处于图14所示的处理后的处理下的视图。图18为图17的衬底的穿过图17中的线18_18获取的剖视图。图19为图17的衬底的穿过图17中的线19_19获取的剖视图。图20为图19的衬底的处于图19所示的处理后的处理下的视图。图21为图17的衬底的处于图20所示的处理后的处理下的视图。图22为图21的衬底的穿过图21中的线22_22获取的剖视图。图23为图21的衬底的穿过图21中的线23_23获取的剖视图。图24为图21的衬底的处于图21所示的处理后的处理下的视图。图25为图25的衬底的穿过图24中的线25_25获取的剖视图。图26为图25的衬底的穿过图24中的线26_26获取的剖视图。具体实施例方式本专利技术的实施例包括向半导体衬底的硅中蚀刻沟道的方法，且还包括在半导体衬 底的硅中形成沟道隔离的方法。此外，本专利技术的实施例还包括形成多个二极管的方法。最初参看图1及图2，半导体衬底大体上用参考标号10指示。在本文献的上下文 中，术语“半导体衬底”或“半导电衬底”经定义为意指包含半导电材料的任何构造，其包括 (但不限于)例如半导电晶片等块状半导电材料(其是单独的或在其上包含其它材料的组 合中)及半导电材料层(其是单独的或在包含其它材料的组合中)。术语“衬底”指代任何 支撑结构，其包括(但不限于)上文所述的半导电衬底。衬底10经描绘为包含块状半导体 衬底，例如包含单晶硅12，但可使用其它含硅衬底(例如绝缘体上半导体)及其它衬底。材 料12可包括其它材料，例如锗及/或导电性修改掺杂剂。在一个实施例中，块状硅材料12 包含经掺杂到任何适合的P级掺杂的P型块状区14。其上方依序描绘经η型掺杂的η+区 16、η型η-掺杂区18及ρ型ρ+掺杂区20。当然还预期替代的含硅衬底。一系列掩蔽层接纳于硅材料20上方。这些层包括衬垫氧化物层22、氮化硅或多晶 硅层24、硬掩蔽层26、抗反射涂层28及经图案化的光致抗蚀剂层30。这些层中的任何层是 任选的，且可包含多种互不相同的材料及/或层。所述材料可为或可不为最终牺牲的。在 某些实施例中，硬掩模层26可为以下性质中的任一者绝缘的、半导电的或导电的。用于硬 掩模层26的实例绝缘材料包括经掺杂或未经掺杂的二氧化硅，以及氮化硅。用于硬掩模层 26的实例导电材料包括难熔金属氮化物(即TiN、WN等)、难熔金属硅化物(WSix、TiSx等) 或呈元素形式的任何金属(Ti、W等)中的任一者或其组合。光致抗蚀剂30经描绘为已被 图案化以形成到达抗反射涂层28的沟道32。参看图3，光致抗蚀剂30 (未图示)及抗反射涂层28 (未图示)已用作用以蚀刻穿 过硬掩模层26的掩模，其中光致抗蚀剂层30及抗反射涂层28由所述蚀刻及/或随后被至 少部分地移除。用于进行所述蚀刻的实例各向异性干式蚀刻化学物质针对光致抗蚀剂包括 S02+02或02+HBr或02+N2，且针对抗反射涂层通常包括一种或一种以上碳氟化合物(例如， CF4) +HBr+He。参看图4，经图案化的硬掩模层26已用作用于蚀刻穿过层24及22的掩模，进而 使沟道32最终延伸到硅12。用于蚀刻穿过氮化硅层24的实例蚀刻化学物质包括一种或 一种以上碳氟化合物+SF6+NF3，而用于在所述蚀刻后清除衬垫氧化物22的实例蚀刻化学 物质包括一种或一种以上碳氟化合物(例如，CF4、CHF3、CH2F2等)。图4进而描绘(仅在一 个实例实施例中)在半导体衬底的硅上方形成掩模35，其中掩模35包含穿过所述掩模35 而形成的沟道32。所述掩模可包括或可不包括硬掩模层，且仅在一个实例中可被视为第一掩模，所述第一掩模包含穿过所述第一掩模而形成的第一沟道32，所述第一沟道32在衬底 10上方在第一主要方向上延伸。在图4的描绘中的所述实例第一主要方向将垂直进入及离 开图4所在页面的平面。当然，第一沟道32在此方向上可并不完全笔直且可(仅借助于实 例)相对于彼此蜿蜒，尽管如此，在一个实施例中，第一沟道32如刚才所描述在衬底上方在 第一主要方向上延伸。 参看图5、图6及图7，已通过使用掩模35来向衬底10的硅12中等离子体蚀刻而 使沟道32相对于衬底10延伸。在一个实施例中，所述等离子体蚀刻包含使用包含3&、含 氧化合物及含氮化合物的前驱气体来形成蚀刻等离子体。含氧化合物及含氮化合物可包含 不同化合物且/或可包含相同化合物。举例来说，在一个实施例中，含氧化合物包含O2且 含氮化合物包含N2。相同化合物所包含的实例含氧化合物及含氮化合物包括NOx，其中“X” 在例如约1到3的范围内。此外，当然，前驱气体可包含两种含氧化合物，例如，其中含氧化合物中的一者不 含氮且含氧化合物中的另一者包含氮。举例来说，仅在一个实施例中，前驱气体可包含SF6、 N2、O2&nox。或者，在所述实例中，使得发生等离子体蚀刻的前驱气体可不包括N2。此外， 在一个实施例中，前驱气体可包含SF6、O2及N2，基本上由SF6、O2及N2组成，或由SF6、O2及 N2组成。当然，还可使用额外的前驱气体，例如HBr。在一个实施例中，在使用SF6、O2及N2 这三种本文档来自技高网...

【技术保护点】
一种向半导体衬底的硅中蚀刻沟道的方法，其包含：在半导体衬底的硅上方形成掩模，所述掩模包含穿过所述掩模而形成的沟道；及使用所述掩模来向所述半导体衬底的所述硅中等离子体蚀刻沟道，所述等离子体蚀刻包含使用包含ＳＦ↓［６］、含氧化合物及含氮化合物的前驱气体来形成蚀刻等离子体。

【技术特征摘要】
【国外来华专利技术】US 2007-12-3 11/949,643一种向半导体衬底的硅中蚀刻沟道的方法，其包含在半导体衬底的硅上方形成掩模，所述掩模包含穿过所述掩模而形成的沟道；及使用所述掩模来向所述半导体衬底的所述硅中等离子体蚀刻沟道，所述等离子体蚀刻包含使用包含SF6、含氧化合物及含氮化合物的前驱气体来形成蚀刻等离子体。2.根据权利要求1所述的方法，其中所述含氧化合物及所述含氮化合物包含不同化合物。3.根据权利要求1所述的方法，其中所述含氧化合物及所述含氮化合物包含相同化合物。4.根据权利要求3所述的方法，其中所述相同化合物包含N0X。5.根据权利要求1所述的方法，其中所述前驱气体包含HBr。6.根据权利要求1所述的方法，其中所述掩模在所述向所述硅中等离子体蚀刻的至少 较后部分期间包含最外硬掩模层，所述最外硬掩模层不含碳。7.根据权利要求1所述的方法，其中所述含氮化合物包含N2。8.根据权利要求7所述的方法，其中所述前驱气体包含HBr。9.根据权利要求1所述的方法，其中所述前驱气体包含两种含氧化合物，所述含氧化 合物中的一者不含氮，所述含氧化合物中的另一者包含所述含氮化合物。10.根据权利要求9所述的方法，其中所述一者包含02且所述另一者包含N0X。11.一种向半导体衬底的硅中蚀刻沟道的方法，其包含在半导体衬底的硅上方形成掩模，所述掩模包含穿过所述掩模而形成的沟道；及使用 所述掩模来向所述半导体衬底的所述硅中等离子体蚀刻沟道，所述等离子体蚀刻包含包括 含硫组分、含氧组分及NFX的蚀刻等离子体。12.根据权利要求11所述的方法，所述含硫组分的硫是由包含SF6的前驱气体形成的。13.根据权利要求11所述的方法，其中所述含氧组分的氧是由包含02的前驱气体形成 的，且所述NFX的氮是由不含氧的前驱气体化合物形成的。14.根据权利要求11所述的方法，其中所述含氧组分的所述氧及所述NFX的所述氮是 由包含N0X的前驱气体形成的。15.一种在半导体衬底的硅中形成沟道隔离的方法，其包含在半导体衬底的硅上方形成掩模，所述掩模包含穿过所述掩模而形成的沟道； 使用所述掩模来向所述半导体衬底的所述硅中等离子体蚀刻沟道，所述等离子体蚀刻 包含使用包含SF6、02及N2的前驱气体来形成蚀刻等离子体；及将绝缘的沟道隔离材料沉积 到所述沟道内。16.根据权利要求15所述的方法，其中所述前驱气体包含HBr。17.根据权利要求15所述的方法，其中所述前驱气体包含比SF6及02中的每一者多的N2。18.根据权利要求15所述的方法，其中通过使用基本上由3&、02及队组成的前驱气体 进行所述蚀刻等离子体的所述形成。19....

【专利技术属性】
技术研发人员：克鲁帕卡尔M苏布拉马尼安，
申请(专利权)人：美光科技公司，
类型：发明
国别省市：US[美国]