本发明专利技术涉及一种制造用于电子学、光学、光电子学或光伏学的结构（１）的方法，所述结构（１）包括衬底（１０）和通过将材料沉积在所述衬底（１０）的一个表面上而形成的层（２０），其特征在于该方法包括以下步骤：形成包括脆化区的脆化衬底，该脆化区一方面限定了所述衬底（１０），另一方面限定了剩余物；在所述脆化衬底的两个表面的每一个上沉积所述材料的层（２０，２１）；分裂所述脆化衬底从而形成所述结构（１），其中衬底（１０）的一表面（ＩＢ）被沉积的材料层（２０）覆盖，而其另一表面（ＩＡ）暴露。
【技术实现步骤摘要】
【国外来华专利技术】
本专利技术涉及一种制造用于电子学、光学、光电子学或光伏学的结构的方法，该结构 包括衬底，以及通过将材料沉积在衬底的一面上而形成的层。
技术介绍
技术的发展显示，可以利用合适的技术，例如PECVD( “等离子增强化学气相沉积” 的首字母缩写)，来选择衬底的面以将薄层沉积在所选的面上。然而，这一过程很复杂，可能 弓丨入金属杂质，并且沉积层可能分层。采用非选择性技术使得在衬底的两面上都进行沉积。然后可以消除沉积在不希望 的表面上的层。为达此目的，可以将例如想要保存的层键合到其他材料上，从而保护该层， 然后进行刻蚀，从而消除位于非保护面上的层。然而，根据该层的性质(特别是，如果该层 为SiN，A1N或钻石)，撤销该层有时十分困难，而且相比于衬底的材料是非选择性的。也可以采用RIE刻蚀(“反应离子刻蚀”的首字母缩写)，其相关描述记载于 "Silicon Processing for the VLSI Era, Vol. 1 :ProcessTechnology，，(VLSI 时代的娃工 艺，第 1 卷，工艺技术)，作者是 StanleyWolf 和 Richard N. Taube, Lattice Press，第二版 (1999 年 11 月 1 H ), ISBN-10 :0961672161，章节“14，Dry Etching for VLSI”(用于 VLSI 的干刻蚀)。这种利用等离子辅助的干刻蚀可将选择的表面清除而无需保护其他表面，但是 其效果取决与要清除的材料。此外这种相当困难的技术需要采用剧毒气体和污染物，例如 NF3或SF6。因此这需要特殊的操作条件，特别是特殊的封闭。该问题的一个具体示例出现在，在SopSiC ( “硅多晶碳化硅”，Silicon on Polycrystalline SiC的首字母缩写)或SiCopSiC (“碳化硅多晶碳化硅”，Silicon Carbide On Polycrystalline SiC的首字母缩写)衬底的背面上形成多晶硅层时。SopSiC衬底主要对红外线辐射透明，不可能通过该衬底的背面对其充分加热以在 前表面达到适于实现分子束外延生长(MBE)的温度。沉积在背面上的多晶硅层吸收红外线辐射，可将该层加热到高温从而能够通过传 导加热SopSiC衬底，以得到实现外延生长所需的温度。这方面，可以参考出版物，US5，296，385，US2004/0152312，EP 0 449524, W0 2006/082467 和 FR 07 54172。目前，实现的方法在于在不选择SopSiC衬底的表面的情况下沉积多晶硅，也即 是，在SopSiC衬底的两个表面上都沉积多晶硅，然后进行刻蚀以消除在不需要的表面上形 成的层。参见图1A，通过在单晶硅衬底520上注入来形成界定了层500的脆化区510。参见图1B，利用Si02的键合层300，通过将单晶硅衬底520键合到多晶SiC支撑 400 (也记作p-SiC)上，以及通过将层500传递到支撑400上，而形成了指定为SopSiC的结 构 100。参见图1C，通过在水蒸气气氛中在大约800到1200°C下进行的退火，来加固结构100的键合，这有利于通过硅和SiC的热氧化，即通过消耗层400和500的表面上的硅，在结 构100的两个表面上都形成SiO2层110和120。参见图1D，接下来不区分先前获得的结构的表面，进行多晶硅(也记作p-Si)层 200的沉积。为达此目的，可在620°C的温度下采用LPCVD技术(低压化学气相沉积)。参见图1E，通过RIE刻蚀将位于单晶硅层500 —侧的p_Si层200从SopSiC结构 去除。参见图1F，通过HF溶液的作用将位于单晶硅层500—侧的SiO2的层110从SopSiC 结构去除，其中HF溶液选择性地溶解SiO2并保持硅完整。最后，清洁单晶硅的层500的表面，以备将其用于通过MBE的外延生长。可以理解，该方法包括大量步骤，并采用复杂而昂贵的技术来执行以实现选择性 刻蚀。此外，在多晶硅的后层200和多晶SiC的层400之间形成了具有高度热绝缘的SiO2 层120，这降低了通过该后层的加热效率。该SiO2层120的抑制作用使得必须进行额外的 刻蚀步骤，执行成本很高。因此本专利技术的一个目的是提出一种制造结构的方法，其中采用非选择性沉积技 术，将材料层仅沉积在衬底的一个表面上，该选择性沉积技术简单，执行成本低，执行起来 不会费用昂贵，并且避免了采用RIE型刻蚀。
技术实现思路
根据本专利技术，提出了一种制造用于电子学、光学、光电子学或光伏学的结构的方 法，该结构包括衬底，和通过将材料沉积在衬底的一个表面上而形成的层，该方法的特征在 于包括以下步骤-形成脆化衬底，该衬底包括脆化区，该脆化区一方面限定了所述衬底，另一方面 限定了剩余物，-在脆化衬底的两个表面的每一个上沉积所述材料的层，-分裂脆化衬底，从而形成所述结构，其中衬底的一个表面被沉积的材料层覆盖，其另一表面暴露。 暴露在本文中的意思是衬底的所述表面没有被层覆盖。根据一个实施例，分裂的热预算比沉积提供的热预算要高。因此沉积步骤在分裂 步骤之前进行。根据第二实施例，分裂的热预算比沉积提供的热预算要低。因此分裂步骤可在沉积步骤期间进行。优选地固定脆化衬底使得分裂的部分彼此 不分开，在有益的特定方式中，在沉积步骤中将衬底水平固定。根据优选实施例，分裂步骤在层的材料的沉积腔内进行。根据本专利技术的实施的变型，该方法包括以下连续的步骤-在脆化衬底的两面沉积无定形形式的材料，-分裂脆化衬底，-退火到适于材料结晶的温度。根据本专利技术的其他可能特征-通过在衬底中注入离子物质而形成脆化区；-该衬底为复合衬底，其包括支撑衬底和籽晶层；-该衬底包括以下材料中的一种A1203，ZnO,III/V族材料及其三元和四元合金， Si, SiC，多晶SiC，钻石，Ge及其合金。-该沉积材料选自以下材料无定形Si，单晶Si，多晶Si，Ge,SiC，多晶SiC，无定 形SiC，III/V族材料及其三元和四元合金，A1203，Si02, Si3N4和钻石。-该衬底是SopSiC或SiCopSiC类型的复合结构，沉积材料层是多晶硅；-该方法包括进一步在所形成的结构的衬底的暴露表面上执行分子束外延生长。附图说明通过阅读以下说明书，本专利技术的其他特征，目的和优点将更加清楚地呈现，其附图 如下-图1A到1F描述了现有技术的非选择性沉积方法的步骤，-图2A到2C描述了源衬底中脆化区的形成。-图3A和3B描述了本专利技术的第一实施例的步骤，-图4A和4B描述了本专利技术的第二实施例的步骤，-图5A到5C描述了本专利技术的第三实施例的步骤，-图6描述了由根据本专利技术的方法获得的结构，以及该结构和剩余结构，-图7A到7H描述了本专利技术的第一应用实例，其中根据第一变型，将p-Si后层沉积 到SopSiC衬底上，-图8A到8D描述了本专利技术的第二应用变型，其中将p_Si后层沉积到SopSiC衬底 上，-图9A到9D描述了根据本专利技术的应用的示例，其中将p_Si后成沉积到SiCopSiC 衬底上。具体实施例方式在通常情况下，本专利技术包括衬底12的制造，该衬底可以是整体的或复合的(即包 括不同材料构成的多个层)，衬底12包括脆化区11本文档来自技高网...
【技术保护点】
一种制造用于电子学、光学、光电子学或光伏学的结构（１）的方法，所述结构（１）包括衬底（１０）和通过将材料沉积在所述衬底（１０）的一个表面上而形成的层（２０），其特征在于该方法包括以下步骤：－形成包括脆化区（１１）的脆化衬底（１２），该脆化区（１１）一方面限定了所述衬底（１０），另一方面限定了剩余物，－在所述脆化衬底（１２）的两个表面的每一个上沉积所述材料的层（２０，２１），－分裂所述脆化衬底（１２），从而形成所述结构（１），其中衬底（１０）的一表面（１Ｂ）被沉积的材料层（２０）覆盖，而其另一表面（１Ａ）暴露。
【技术特征摘要】
【国外来华专利技术】...
【专利技术属性】
技术研发人员：H阿比尔，R朗热，
申请(专利权)人：SOITEC绝缘体上硅技术公司，
类型：发明
国别省市：FR[法国]
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。