半导体装置及其制造方法制造方法及图纸

本发明专利技术实现一种能在不使导通电阻增大的情况下使高耐压化实现的半导体装置。在Ｐ型半导体衬底（１）内具备：Ｐ型体区（３）、相对于Ｐ型体区（３）在与衬底面平行的方向上离开形成的Ｎ型漂移区（５）、形成于Ｎ型漂移区内的由场氧化膜（１１）分离的区域的比Ｎ型漂移区（５）浓度高的Ｎ型漏极区（８）、以及形成于Ｐ型体区（３）内的比Ｎ型漂移区（５）浓度高的Ｎ型源极区（６）。而且，以与Ｐ型体区（３）的一部分底面离散地连结并且分别在与衬底面平行的方向延伸、各前端达到漂移区（５）内的方式，形成有比Ｎ型漂移区（５）浓度高的Ｐ型埋入扩散区（４）。

【技术实现步骤摘要】

本专利技术涉及，特别是涉及LDMOS晶体管(横向双扩散MOS 晶体管)及其制造方法。
技术介绍
LDMOS晶体管具有开关速度快速、易用于电压驱动系统等特征，有效利用该特征而 被使用在开关式稳压器或各种驱动器、DC-DC转换器等中，其成为目前的功率/高耐压领域 的关键设备。一般，LDMOS晶体管的性能以其截止时的耐压(击穿耐压)和导通电阻表示。但 是，它们通常处于折衷的关系，难以使高的耐压和低的导通电阻并存。因此，在如何使该并 存实现这点上进行了多年开发。下面，一边参照图17，一边对日本特开2004-22769号公报(以下，作为公知文献 1)记载的现有的LDMOS晶体管进行说明。图17是表示形成于P型半导体衬底上的N沟道 LDMOS晶体管的概略构造图。(a)是从俯视概略图，(b)是剖面概略图。另外，(b)的剖面概 略图表示(a)的显示区域中用线L1-L2切断的部分的剖面。此外，在(a)的俯视概略图中， 省略(b)图示的要素中的层间绝缘膜15、源电极21、及漏电极22的图示。如图17所示，现有的N沟道LDMOS晶体管以与形成于P型半导体衬底1的表面的 P型体区3的底面连续的方式，通过高本文档来自技高网...

【技术保护点】
一种半导体装置，其中，具备：第一导电类型的半导体衬底；所述第一导电类型的体区，形成于所述半导体衬底内；第二导电类型的漂移区，在所述半导体衬底内，在与所述半导体衬底的衬底面平行的方向上离开所述体区而形成；所述第二导电类型的漏极区，形成于所述漂移区内，比该漂移区浓度高；所述第二导电类型的源极区，形成于所述体区内，比所述漂移区浓度高；所述第一导电类型的埋入扩散区，其以下述方式形成：与所述体区的底面连结，并且具有从所述体区起在作为所述漂移区与所述体区的离开方向的第一方向上延伸的多个突出部，所述突出部的各前端达到所述漂移区内；栅极氧化膜，共同重叠于所述体区的一部分及所述漂移区的一部分上而形成；以及栅电极...

【技术特征摘要】
...

【专利技术属性】
技术研发人员：一条尚生，A阿丹，
申请(专利权)人：夏普株式会社，
类型：发明
国别省市：JP