一种半导体结构及其形成方法技术

本发明专利技术提出了一种半导体结构，包括：衬底；形成在所述衬底之中的沟道区，所述沟道区包括第一导电类型的第一半导体材料；分别位于所述沟道区两侧的源区和漏区，其中，所述源区为金属源区以与所述沟道区形成肖特基结，所述漏区包括第一导电类型的第二半导体材料；和位于所述沟道区之上的栅堆叠，以及栅堆叠两侧的一层或多层侧墙。本发明专利技术提出的半导体结构具有更优的开关特性和高频特性。

【技术实现步骤摘要】

本专利技术涉及半导体设计及制造
，特别涉及。
技术介绍
随着传统的 MOSFET (Metal Oxide Semiconductor Field Effect Transistor，金 属-氧化物-半导体场效应晶体管)的特征尺寸不断按比例缩小，器件的短沟道效应越来 越严重，器件的泄漏电流增加，使得器件的开态电流与关态电流的比值(即开关比值I。n/ Ioff)不断下降，从而导致器件的性能发生恶化。因此，为了节约成本起见，在不需要采用新 材料和工艺步骤的条件下来克服这些困难，必须找到新的解决方案。TFET (Tunneling Field Effect Transistor，隧穿场效应)晶体管是一种基于载 流子的隧道穿透效应的量子力学器件，相对于传统的MOS晶体管而言，它具有较弱的短沟 道效应和更小的泄漏电流。TFET晶体管的结构是基于金属-氧化物-半导体栅控的P-I-N 二极管，如图1所示给出了一个典型的N型沟道TFET。具体地，N型沟道TFET包含一个P 型掺杂的源区和一个N型掺杂的漏区，源区和漏区之间被一个沟道区所隔离开，栅堆叠包 含一个位于沟道区上方的栅介质层和一个栅极本文档来自技高网...

【技术保护点】
一种半导体结构，其特征在于，包括：衬底；形成在所述衬底之中的沟道区，所述沟道区包括第一导电类型的第一半导体材料；分别位于所述沟道区两侧的源区和漏区，其中，所述源区为金属源区以与所述沟道区形成肖特基结，所述漏区包括第一导电类型的第二半导体材料；和位于所述沟道区之上的栅堆叠，以及栅堆叠两侧的一层或多层侧墙。

【技术特征摘要】
1.一种半导体结构，其特征在于，包括 衬底；形成在所述衬底之中的沟道区，所述沟道区包括第一导电类型的第一半导体材料； 分别位于所述沟道区两侧的源区和漏区，其中，所述源区为金属源区以与所述沟道区 形成肖特基结，所述漏区包括第一导电类型的第二半导体材料；和位于所述沟道区之上的栅堆叠，以及栅堆叠两侧的一层或多层侧墙。2.如权利要求1所述的半导体结构，其特征在于，所述沟道区的掺杂浓度小于所述漏 区的掺杂浓度。3.如权利要求1所述的半导体结构，其特征在于，所述第一半导体材料和所述第二半 导体材料相同或不相同。4.如权利要求1所述的半导体结构，其特征在于，所述第一导电类型为N型或P型。5.如权利要求1所述的半导体结构，其特征在于，所述第一半导体材料和所述第二半 导体材料为Si、Ge、SiGe, SiC、III-V族半导体材料、碳纳米管或石墨烯的应变或非应变材 料。6.一种半导体结构的形成方法，其特征在于，包括以下步骤 提供衬底；在所述衬底之上形成栅堆叠，以及栅堆叠两侧的一层或多层侧墙； 对所述栅堆叠两侧的所述衬底中的源区和漏区进行重掺杂； 在所述源区、漏区和栅堆叠及侧墙之...

【专利技术属性】
技术研发人员：梁仁荣，崔宁，许军，王敬，
申请(专利权)人：清华大学，
类型：发明
国别省市：11[中国|北京]