用于询问电子部件的方法和设备技术

一种用于询问由衬底支撑的电子电路的设备包括测试器，所述测试器在衬底之外并包括测试器收发器。测试电路由衬底支撑并连接到电子电路。测试电路包括处理器和与测试器收发器通信的测试电路收发器，用于从测试器向处理器发射指令并从处理器向测试器发射询问结果。对所述处理器进行编程控制以处理来自所述测试器的指令，以利用对应于所述指令的询问来询问所述电子电路。

【技术实现步骤摘要】
【国外来华专利技术】
在IC制造之前、期间和之后无线测试晶圆上的一个或几个IC部件或作为IC和 部分的被制造组件的IC部件。
技术介绍
通常在制造过程结束时进行制造期间的集成电路(IC)测试。例如，首先制造完 整的晶圆，其包括100到1000个IC，然后对其进行切割以进行进一步测试。由于晶圆上 放置的结构具有脆弱的属性，一般在制造结束时进行晶圆测试，所述结构首先是晶体管 或有源元件，然后是一系列用于互连的导电结构，通常是金属化导电结构，以及绝缘结 构。通常，构建输入/输出(I/O)焊盘和结构，提供用于探针测试的接触。探针测试必然要求至少一个探针和对应的I/O焊盘之间有至少一个物理接触。 这种接触可能无法重复，或可能无法可靠地执行，因为可能会因为物理接触导致损伤。 因此，希望能够无需物理接触就进行测试。这样的测试方法被称为无接触或无线测试。特别具有挑战性且成本高的是工艺监测，其中对关键工艺参数进行模拟和可变 测量。到目前为止，在这一层次上进行测试都要求从生产流水线取下晶圆并在线下进行 接触测试。优选进行线中无接触测试。这种技术的一个问题是其需要与要访问的装置物理接触。考虑集成电路的范 例。集成电路具有芯片上结构，用于将半导体芯片连接到外部世界。这些结构是导电 的，通常在属性上是金属的。通用结构(“触摸焊盘”或“结合焊盘”)包括焊盘和焊 球。典型地，在这些触摸焊盘处将测试针与电路接触，以便制造DC耦合的无线链接， 通过其测试集成电路。测试针的典型特性包括在接触点诱发压力的弹力和尖端形状。现代集成电路中通常用于耦合电子信号的触摸焊盘非常易碎且在机械探查期间 容易损伤。触摸焊盘的损伤可能导致集成电路故障。此外，与和结构的机械接触相关联 的机械应力常常在超过导电结构自身的集成电路中诱发应力，导致集成电路的额外故障 模式。这也造成了其它问题，因为在封装集成电路时稍后会使用这些结构。对触摸焊盘 造成的损伤使得难以将集成电路连接到其能够与其它电气系统接口连接的封装或衬底。这种物理损伤会导致问题的其它领域在封装级系统(“SiP”)集成中。已知制 造商希望SiP上没有焊盘被探查一次以上。这样的限制使得难以在组装工艺流程期间触及 多次。于是，测试已组装SiP装置和SiP的部件是对大规模采用该技术的严重障碍。在 使用堆叠方式的存储器件中已经广泛采用了 SiP，但其它领域中几乎没有接受SiP。无线 手机正开始加快SiP制造，但由于已知良好管芯(KGD)的测试可靠性，制造成品率是一 个主要问题。测试这种不同SiP模块是电子线路制造业中重要的且越来越严重的问题， 其中当前的测试技术仅允许在SiP完全组装和封装之后进行测试。对成本高度关注的消 费者和通信(主要是蜂窝电话)应用的快速增长使得这种问题更加严重。SiP被视为减少 上市时间的经济方式，其利用了微型衬底上的小的特定功能IC，而不是构建被称为片上 系统(SoC)的完全集成的IC的时间、成本和工作量。与SoC方案要昂贵很多的完全电路集成不同的是，SiP技术在要在一个SiP衬底上组装的分立IC中实现了最佳类别、最佳 成本或最佳混合技术。典型地，用于集成电路的封装仅包含一个半导体芯片。由于尺寸、成本和性能 的原因，常常希望在单个封装之内放置多个芯片。然而，如果在单个封装之内放置多个 未测试的电路，且单个芯片是有缺陷的，则变得成本极高，或者可能不适于更换或修理 单个有缺陷芯片。因此丢弃包括工作管芯的整个封装。这会导致成本增加。因此，希望在单个封装之内集成它们之前对集成电路进行完整地测试。然而， 在常规测试方法中经历的物理接触导致损伤时，变得难以利用SiP方法集成这些芯片。此 外自动测试设备(ATE)和晶圆探查环境涉及非常昂贵的设备，给在晶圆级进行测试带来 很大成本。于是，半导体制造商在测试成本和器件成品率之间进行平衡时陷入两难，因 此，必须要开发出在测试期间不损伤衬底的新技术。令人遗憾的是，测试SiP与测试IC是不同的。SiP测试的难题类似于系统或PCB 级别的测试，并与芯片测试的技术难题组合。后者的范例是精密放置SiP测试所需的测试 探针。SiP级集成的固有灵活性意味着，可以利用比单片方案更小的非再现工程学(NRE) 投资改变SiP上包括的特定IC。这意味着SiP测试方法也必需是灵活的。SiP中单个单 片IC的测试设计是不可用的，因为SiP通常不使用完全定制的IC。像PCB测试那样，IC测试已经演进到包括边界扫描测试，边界扫描测试包括在 很多芯片上并根据诸如用于测试IEEE 1149.1的JTAG标准的标准构建。边界扫描TAP技 术允许测试PCB上的IC，而无需个别探查IC管脚。这项技术克服了 SiP制造的两个主 要经济和技术难题，即测试覆盖度和处理量。这种方法也是经济的，因为其使用的是标 准的自动测试设备(ATE)基础设施和技术。对于SiP封装上的多器件测试，需要扩展到 标准边界扫描技术。询问电子部件而不对器件造成损伤是有利的。一种避免这种物理方式诱发的损 伤的方法是利用无线(而非有线)方式询问电子部件的方法根本避免物理接触。前面已 经描述了实现无线测试的方法。无线非接触测试可能会减轻很多上述SiP测试约束，允 许SiP制造的经济性和利用较少I/O集成更多测试功能的能力都得到显著改善。有几种得到验证的所提出的用于实现IC无接触测试的设备和方法，其中以下各 项代表一些现有技术· Moore等人在美国专利6,759,863中展示了如何可以在晶圆上放置无线测试结 构(环形振荡器)以对制造工艺进行检查。Moore等人在美国专利7,183,788和美国申请 20070162801中描述了晶圆上控制机构的各方面。· Slupsky等人在美国专利6,885,202和7,109,730中描述了针对晶圆上IC的微制造和I/O基元。· Kwark在美国专利7,215,133中描述了利用单端输出进行管芯级别的区分。· Khandros等人在美国专利7,202,687和7,218,094中描述了传输到测试器的信号形式。· Aghababazadeh等人在美国专利7,256,055中描述了使用热电偶结对结构进行功率测试。· Walker等人在美国专利6,374,379中描述了用于监控和控制自动测试设备中的参数测量单元的低成本配置。该专利论述了 PMU的方框图实现。· Ralston-Good等人在美国专利申请2007239163-001中描述了晶圆上的管芯级测试结构。· Roberts等人在美国专利7,242,209中公开了针对包括在IC中的测试元件的设 计。# Hess 等人在 2007 IEEE International Conference onMicroelectronic Test Structures, 3月19-22日，日本东京，论文7.4中描述了利用接触探针测试晶圆刻线中各 晶体管的阵列结构。· Sayil 等人在"Comparison of contactless measurement andtesting techniques to a new All-Silicon optical test andcharacterization method”，IEEE Transactions 本文档来自技高网...

【技术保护点】
一种用于询问由衬底支撑的电子电路的设备，包括：　　所述衬底之外的测试器，包括测试器收发器；　　由所述衬底支撑并连接到所述电子电路的测试电路，所述测试电路包括处理器以及与所述测试器收发器进行通信的测试电路收发器，用于发射从所述测试器到所述处理器的指令并发射从所述处理器到所述测试器的询问结果；以及　　对所述处理器进行了编程以处理来自所述测试器的指令，以利用对应于所述指令的询问来询问所述电子电路。

【技术特征摘要】
【国外来华专利技术】...

【专利技术属性】
技术研发人员：S斯卢普斯凯，B莫尔，CV塞拉塔蒙比，
申请(专利权)人：斯卡尼梅特里科斯有限公司，
类型：发明
国别省市：CA