使用有源探针集成电路的电子电路的测试制造技术

提供了一种用于在自动测试设备（ＡＴＥ）与待测设备（ＤＵＴ）之间传输／接收信号的方法和装置。探针卡具有连接至多个探针的多个相关联的邻近有源探针集成电路（ＡＰＩＣ）。每一个ＡＰＩＣ通过探针与位于ＤＵＴ上的一个或者多个测试接口点交互。每一个ＡＰＩＣ接收和处理在ＡＴＥ与ＤＵＴ之间传送的信号。将由ＡＴＥ传输的低信息内容信号处理为高信息内容信号以传输到紧邻该ＡＰＩＣ的探针，并且将由ＡＰＩＣ从ＤＵＴ接收的高信息内容或者时间关键信号作为低信息内容信号传输到ＡＴＥ。由于ＡＰＩＣ紧邻探针，在来自ＤＵＴ的信号中存在信息的最小损耗或者失真。

【技术实现步骤摘要】
【国外来华专利技术】
本专利技术涉及用于使用有源探针集成电路测试电子电路的装置和方法。
技术介绍
随着集成电路(ic)设备变得越来越复杂，测试成本已经逐渐升高到在产业的技术局限和测试成本方面都产生关注的程度。结果，正在持续努 力降低测试设备的总成本。这些动机进一步通过继续驱动降低部件的成本 得到加强。因此，近年来，从测试和封装中去除任何浪费的开销已经获得 了显著的关注，并且将继续起着重要的作用。产业和市场数据显示，测试 设备的操作和维护占据了总测试成本的主要部分。目前存在和提出的方案都具有技术局限。通常，通过在测试控制器和 测试头之间传输测试数据，每次逐个地测试集成电路(即，待测设备(DUT))。执行多次触压(touchdown)以测试整个晶圆。由于信号传输的 距离，存在信号的劣化以及潜在的噪声干扰。由于较差的信号完整性或者 潜在的串扰，用于并行测试多个设备的多信道方案在实现和处理进一步的 可靠性问题方面的成本很高。由于这些较高的测试成本和可靠性问题，用 于并行测试的方案局限于并行性(位置的数量)。进而，采用通常局限于诸 如存储器测试的利基市场。高速和混合信号测量的本质意味着高速设备的成本节约的晶圆测试已 经很难实现。降低晶圆测试成本的最有效方法之一是较高的测试并行性。 注意到，无论是测量晶圆、IC、封装器件、或者甚至是封装器件的条或集 合体，这些问题都存在。然而，现有技术的设备或者不能实现高度的并行 性，或者需要以高成本来实现。信号完整性问题、昂贵的高速度仪器以及复杂的探针卡构造都与高并 行的高速晶圆测试相背离。目前，通常在单个位置或者以可能的X2并行性 测试高速器件。或者，对于高速器件， 一些制造商选择在晶圆级仅执行DC10或者低频测量，这会导致不可接受的高封装产量损失。高速测试包括RF或 者存储器或者串行连线测试。增长的产业趋势已经发现，对于方便多位置测试的先进探针卡的预定 提前时间急剧增加。由于这些提前时间会在设计方面使集成电路设计的制 造周期增加明显的时间并且因而成为新的芯片设计上市时间的主要因素， 从而这代表着产业的主要问题。现有技术的探针卡通常具有刚性结构，其中定位每一个探针以接触待测设备(DUT)的特定位置。如Rutten在专利号为6,747,469的美国专利中 所描述的，可以将探针耦合至集成电路(IC)，使得调整或者以其它方式处 理经由探针的位于自动测试设备(ATE)与待测设备之间的信号以用于传输。 该技术的局限在于，由于DUT芯片的不同设计需要预调整的IC ("PCIC") 的不同设计会导致不可接受的高的非经常性工程("NRE")成本，因而该 方案不能够节约成本。Rutten描述的PCIC必须通过IC工艺中的最后制造步骤进行定制。该 定制是IC制造的最终金属互连层，这需要在设计、工具、资金和专有技术 方面的巨大投资。这也固定了 PCIC的用途并且将其使用局限到了特定的 DUT设计和特定的DUT应用。此外，Rutten中的接触点也必须定制以在物理上匹配DUT焊盘以及 PCIC。由于该"镜"像接触概念需要在设计或者构造PCIC之前对DUT的 具体而详细的预先了解，导致由于需要采购定制集成电路而导致不可接受 的长的提前时间，从而该"镜"像接触概念为实现的经济性增加了负担。最后，Rutten实施例容易受到如下因素影响由于裸片断裂造成的PCIC 的电子故障而导致的PCIC的不可接受的高故障率，以及由于将探针放置在 PCIC的有源区域上方的机械应力导致的其它应力导致的故障模式。专利号为2005027073 Al的美国专利描述一种使用位于探针卡上的可 编程FPGA电路板的DUT的测试方法。该装置采用电路板以及位于探针卡 上的IC来分配信号。不需要进行分析高速信号以及转换到低速度的处理， 从而去除了对于检测器的高频源需求。Hamme等人在IBM Journal of Research and Development的2003年三月 /五月的第47巻No.2/3的第139-175页中以标题为"Design automationmethodology and RF/analog modeling for RF CMOS and SiGe BiCMOS technologies"描述了在复杂RF和混合信号通信中需要完整性。他们表示， 快速膨胀的电子部件市场已经导致对于更快速的测试的需求，同时不产生 高的成本，具有高的可靠性以及测试信号和响应的最小失真。这些电路实 现在位于用于测试封装部件的负载板上的PCB上，而不是在用于测试晶圆 形式的设备的半导体设备上，并且因此通过PCB的信号传输和劣化问题仍 然存在。
技术实现思路
根据一实施例，提供了一种探针卡，所述探针卡包括至少一个可再 编程的有源探针集成电路(APIC)，所述有源探针集成电路能够被耦合至各 种探针阵列中的一个或者多个，使得选择所述一个或者多个探针阵列以适用于待测设备(DUT)并且将所述APIC编程为适用于所述一个探针阵列和 所述DUT。根据另一实施例，提供了一种用于测试待测设备(DUT)的探针，所 述探针包括探针主体，所述探针主体具有结合至所述探针主体中的有源 探针集成电路(APIC)。根据另一实施例，提供了一种形成探针卡的方法，所述方法包括如下 步骤提供可编程的有源探针集成电路(APIC);提供与所述至少一个APIC 进行通信的可配置的探针阵列；特征化待测设备(DUT);基于所述DUT 的特征对所述至少一个APIC进行再编程；以及基于所述DUT的特征重新 配置所述探针阵列。根据另一实施例，将有源探针集成电路(APIC)设备放置为邻近探针 点以将来自自动测试设备检测器(ATE)的控制信号转换为所需要的信号， 从而仿真一个或者多个DUT以便降低或者去除信号的劣化或者损失，并且 将来自一个或者多个DUT的响应信号转换为要发送至ATE的控制信号。可 以连同诸如悬臂式、垂直、MEMS和非接触探针的不同探针技术一起使用 所述APIC设备。使用APIC设备的其它优点在于用于向DUT提供高频信 号。由APIC执行大多数的高速和高频处理以有助于使用低速和不太昂贵的 测试设备。使用APIC设备并且结合诸如接地-信号组合、接地-信号-接地组合或者接地-信号-信号4妾地组合的增强探针配置，可以实现性能和高频信 号完整性方面的进一步改善。其它实施例包括(但不限于)1)将探针和 APIC形成为单个的单片集成电路；2)将APIC直接附着至探针；3)将APIC 嵌入到探针中。附图说明通过以下参考附图的描述，本专利技术的这些和其它特征将变得显而易见， 附图只是出于例示目的而非任何方式的限制。在附图中图la，标注有现有技术，是在准备通过接触进行测试时位于DUT上方 的探针头外形的示意图。图lb，标注有现有技术，是常规测试系统的示意图。图2，标注有现有技术，是具有用于接触DUT上的相应接触点的几个 探针的探针头的仰视图。图3a是出于例示目的使用悬臂式探针的探针头的示意图。图3b是单个DUT探针卡的图。图3c是多个DUT探针卡的图。图3d是示出了多个APIC测试单个DUT的图。图3e到图3g是示出了具有交替的成对接地线的APIC的图。图4a是探针卡的第一实施例的方框图。图4b是探针卡的第二实施例的本文档来自技高网...

【技术保护点】
一种探针卡，包括：　至少一个可再编程的有源探针集成电路（ＡＰＩＣ），所述有源探针集成电路能够耦合至各种探针阵列中的一个或者多个，使得选择所述一个或者多个探针阵列以适用于待测设备（ＤＵＴ）并且对所述ＡＰＩＣ进行编程以适用于所述一个探针阵 列和所述ＤＵＴ。

【技术特征摘要】
【国外来华专利技术】...

【专利技术属性】
技术研发人员：S斯卢普斯凯，B莫尔，CV塞拉塔蒙比，
申请(专利权)人：斯卡尼梅特里科斯有限公司，
类型：发明
国别省市：CA[加拿大]