集成电路芯片、具有该芯片的倒装芯片封装和其制造方法技术

本发明专利技术公开了一种集成电路芯片、具有该芯片的倒装芯片封装和其制造方法。在集成电路（ＩＣ）芯片、具有该芯片的倒装芯片封装中，没有设置引线线路，第一电极焊盘不接触ＩＣ芯片的焊盘区域的引线线路。因此，第一凸块结构接触第一电极焊盘而不管焊盘区域中的引线线路如何。第二电极焊盘接触ＩＣ芯片的伪焊盘区域中的引线线路。因此，伪焊盘区域中的第二凸块结构在与第二电极焊盘下面的引线线路隔开的接触点接触第二电极焊盘的上表面。

【技术实现步骤摘要】
本申请要求于2009年10月1日递交到韩国知识产权局的第10-2009-0093968号 韩国专利申请的优先权，所述韩国专利申请的公开内容通过引用全部包含于此。
专利技术总体构思的示例实施例涉及一种半导体器件和制造该半导体器件的方法，更 具体地说，涉及一种包括凸块结构的集成电路(IC)芯片、制造该集成电路芯片的方法、具 有该IC芯片的倒装芯片封装(flip chip package)以及制造该倒装芯片封装的方法。
技术介绍
最近，信息通信(IT)、计算机和显示器产业快速发展，因此用于显示设备、计算机 系统和IT设备的电子组件通常要求更高的容量以及低得多的功耗，而且还要满足轻便、纤 薄、简单和小巧的要求。出于这些原因，已经对在电子组件中封装IC器件的封装工艺和制造集成电路 (IC)器件的制造工艺进行了各种研究。已经发展了制造工艺用于增加IC器件的集成度并 减小稳定运行IC器件的功耗，已经发展了封装工艺用于以高密度将IC器件安装到(安装) 板上。在传统的封装工艺中，以将半导体芯片电连接到外部电子终端或器件的方式将通 过各种单元工艺制造的半导体芯片安装到板上，并保护半导体芯片的内侧不受外部环境的 影响。例如，双列直插式封装工艺、小外廓封装(smalloutline package)工艺、四列扁平封 装(quad flat package)工艺和球栅阵列(ballgrid array)技术已被广泛建议用于将半 导体芯片封装到板上。最近，考虑到对轻便、纤薄、简单和小巧的要求，已经提出了芯片尺寸 封装(chip scaledpackage)工艺和芯片直接贴装(DCA)技术。倒装芯片结合技术已经广泛地用于将IC芯片以高密度封装到板上。根据传统的 倒装芯片结合技术，半导体芯片通常被倒装，芯片的电极焊盘(electrod印ad)面向安装 板，然后IC芯片和板彼此电结合并机械结合。特别地，在传统的倒装芯片结合技术中，IC芯片的电极焊盘通过金属连接器(例 如，凸块)连接到安装板的端子，因此IC芯片和安装板恰好通过凸块彼此电连接并机械连 接。因此，与引线键合技术(wire bonding technology)相比，倒装芯片结合技术在如下所 述的信号通路方面具有强劲的优点，即，电信号在IC芯片和外部电端子之间传播所经过的 信号通路。因此，与IC芯片通过引线键合技术结合到板的引线结合封装相比，IC芯片通过 倒装芯片结合技术结合到板的倒装芯片封装具有出众的工作特性。IC芯片的电极焊盘通常位于IC芯片的焊盘区域，IC芯片的金属引线电连接到电 极焊盘。例如，当焊盘区域形成在IC芯片的中心区域时，多个电极焊盘布置在IC芯片的中 心区域中，用于集成电路的多个导电结构布置在电极焊盘的两侧部。导电结构和电极焊盘 分别通过引线互相电连接，因此，电信号在导电结构和电极焊盘之间传递，或者导电结构电 接地。最近，与电极焊盘一起的补充电极焊盘被补充地用在倒装芯片封装中。为了使外 部功率可不经过电极焊盘而直接施加到IC芯片，补充电极焊盘位于IC芯片的与IC芯片的 焊盘区域分开的引线之上。例如，在IC芯片的远离焊盘区域的区域中的单元或者IC芯片 中功率消耗相对高的另一单元可直接连接到外部功率源而不经过所述电极焊盘，从而改善 倒装芯片封装的性能而不增加任何体积。然而，由于位于IC芯片的引线之上的补充电极焊盘与布置在IC芯片的焊盘区域 中的主电极焊盘相反，所以会存在由于IC芯片的引线的应力集中而引起处理倒装芯片封 装的机械破裂和IC芯片的引线损坏的问题。具体地说，当IC芯片的引线自身用作补充电极焊盘且倒装芯片结构的凸块结构 形成在所述引线上时，在形成凸块结构的过程中会将机械应力集中到IC芯片的引线。应力 集中可在引线的表面产生裂缝并对引线造成剥离破坏(peeling failure) 0
技术实现思路
因此，仍存在对凸块结构形成在补充电极焊盘上而对补充电极焊盘下的引线没有 任何伤害的改进的制造工艺的需求。本专利技术总体构思的示例实施例提供一种集成电路器件以及一种制造该集成电路 的方法，所述集成电路器件包括位于补充电极焊盘上而没有集中到补充电极焊盘下的引线 的应力的凸块结构。本专利技术总体构思的附加的特征和效用部分地将在随后的描述中阐述，一部分通过 所述描述显而易见或者可通过实施本专利技术总体构思来了解。本专利技术总体构思的示例实施例还提供了包括上面的集成电路器件的倒装芯片封 装以及一种制造所述倒装芯片封装的方法。根据本专利技术总体构思的示例实施例，提供了一种集成电路芯片，包括集成电路 (IC)器件、布置在所述IC器件上的电极焊盘、覆盖电极图案的钝化图案和布置在钝化图案 上的凸块结构。所述集成电路(IC)器件可包括堆叠在基底上的多个导电结构和电连接到 所述导电结构的多条引线线路，所述集成电路器件可被分成没有布置引线线路的第一区域 和布置引线线路的第二区域。电极焊盘可布置在所述IC器件上并可通过引线线路与所述 导电结构电通信，所述电极焊盘包括第一焊盘和第二焊盘，第一焊盘布置在所述集成电路 器件的第一区域中并与引线线路电连接，第二焊盘布置在所述集成电路器件的第二区域中 并接触引线线路。钝化图案可覆盖电极图案并包括第一钝化开口和至少一个第二钝化开 口，第一焊盘通过第一钝化开口部分地暴露，第二焊盘通过所述至少一个第二钝化开口部 分地暴露。例如，第二钝化开口可与第二焊盘下的引线线路隔开。凸块结构，可布置在钝化 图案上并可包括第一凸块结构和第二凸块结构，第一凸块结构通过第一钝化开口与第一焊 盘连接，第二凸块结构通过第二钝化开口与第二焊盘连接。在本专利技术总体构思的示例性实施例中，第二钝化开口可包括与引线线路沿第一方 向隔开第一距离的第一分裂钝化开口以及与引线线路沿与第一方向相对的第二方向隔开 第二距离的第二分裂钝化开口，使得第二凸块结构可分别通过第一分裂钝化开口和第二分 裂钝化开口连接第二焊盘，第一分裂钝化开口和第二分裂钝化开口沿相对于引线线路彼此 对称的方向与引线线路隔开。相反，第一方向可与第二方向基本一致，使得第一分裂钝化开口和第二分裂钝化开口可沿基本相同的方向与引线线路隔开。在本专利技术总体构思的示例性实施例中，引线线路可包括将驱动功率施加到导电结 构的多条功率线和使引线线路电接地的多条接地线。在本专利技术总体构思的示例性实施例中，所述IC芯片还包括布置在钝化图案上的 缓冲图案。所述缓冲图案可包括第一缓冲开口和至少一个第二缓冲开口，第一焊盘通过第 一缓冲开口部分地暴露，第二焊盘通过所述至少一个第二缓冲开口部分地暴露。例如，缓冲 图案可包含氮化物、聚酰亚胺和环氧树脂中的一种。在本专利技术总体构思的示例性实施例中，所述凸块结构可包括导电凸块和下屏障金 属层，所述导电凸块接触安装基底，所述下屏障金属层设置在导电凸块和电极焊盘之间并 将导电凸块结合到电极焊盘。所述下屏障金属层可包括具有屏障层和金属层的双层，所述 屏障层使凸块结构到电极焊盘中的扩散最小化，所述金属层增加屏障层和凸块结构之间的 结合力。相反，所述下屏障金属层可包括通过无电镀工艺涂覆在电极焊盘上的镍层。根据本专利技术总体构思的示例性实施例，提供一种倒装芯片封装，包括安装基底、 集成电路(IC)芯片、外部端子和下填充层。安装基底可包括主体、上接触焊本文档来自技高网...

【技术保护点】
一种集成电路芯片，包括：集成电路器件，包括堆叠在基底上的多个导电结构和电连接到所述导电结构的多条引线线路，所述集成电路器件被分成没有布置引线线路的第一区域和布置引线线路的第二区域；电极焊盘，布置在所述集成电路器件上并通过引线线路与所述导电结构电连通，所述电极焊盘包括第一焊盘和第二焊盘，第一焊盘布置在所述集成电路器件的第一区域中并与引线线路电连接，第二焊盘布置在所述集成电路器件的第二区域中并接触引线线路；钝化图案，覆盖电极图案并包括第一钝化开口和至少一个第二钝化开口，第一焊盘通过第一钝化开口部分地暴露，第二焊盘通过所述至少一个第二钝化开口部分地暴露，第二钝化开口与第二焊盘下的引线线路隔开；凸块结构，布置在钝化图案上并包括第一凸块结构和第二凸块结构，第一凸块结构通过第一钝化开口与第一焊盘连接，第二凸块结构通过第二钝化开口与第二焊盘连接。

【技术特征摘要】
...

【专利技术属性】
技术研发人员：朴辰遇，安殷彻，申东吉，姜善远，李种昊，
申请(专利权)人：三星电子株式会社，
类型：发明
国别省市：KR[韩国]