本发明专利技术实施例提供了一种用于闪存的数据写入方法及其控制器与储存系统，用于将来自于主机系统的数据写入至闪存芯片中，其中此闪存芯片包括多个实体区块。本方法包括从主机系统中接收主机写入指令以及对应此主机写入指令的写入数据，并且执行此主机写入指令。本方法也包括在执行此主机写入指令期间向闪存芯片传送数据程序化指令来将此写入数据写入至实体区块中，以及判断储存于此实体区块中的数据是否存有错误位。因此，本数据写入方法可有效地确保所写入的数据的正确性。
【技术实现步骤摘要】
本专利技术涉及一种用于闪存的数据写入方法，且特别涉及一种能够有效地确保已正 确将数据写入至闪存的用于闪存的数据写入方法以及使用此方法的闪存控制器与闪存储 存系统。
技术介绍
由于闪存(Flash Memory)具有数据非挥发性、省电、体积小与无机械结构等的特 性，最适合使用于由电池供电的可携式电子产品上。例如，固态硬盘就是一种以NAND闪存 作为储存媒体的储存装置，并且已广泛配置于笔记型计算机中作为主要的储存装置。闪存储存装置中的闪存具有多个实体区块(physical block)，且每一实体区块具 有多个实体页面(page)，其中在实体区块中写入数据时必须依据实体页面的顺序依序地写 入数据。此外，闪存依据每一存储单元可储存的位数可区分为单层存储单元(Single Level Cell，SLC)NAND闪存与多层存储单元(Multi Level Cell，MLC)NAND闪存。由于，在单层存 储单元NAND闪存中，1个存储单元中所储存电荷是以一个位准来区分识别此存储单元所储 存的位是“1”或“0”，因此，在SLC NAND闪存中每一个存储单元仅能储存1个位的数据。随着闪存制程的进步，目前MLC NAND闪存已被发展出来。具体来说，在多层存储 单元NAND闪存中，1个存储单元中所储存的电荷可被区分为多个位准。因此，在MLC NAND 闪存中，1个存储单元可储存多个位的数据。因此，在相同存储单元数目下，MLC NAND闪存 的页面数会是SLC NAND闪存的页面数的数倍。由于在MLC NAND闪存中，1个存储单元可储存多个位的数据，因此，MLCNAND闪存 的实体区块的程序化可分为多阶段。例如，以2层存储单元为例，实体区块的程序化可分为 2阶段。第一阶段是下页(lower page)的程序化部分，其物理特性类似于SLC NAND闪存， 在完成第一阶段之后才程序化上页(upper page)，其中下页的程序化速度会快于上页。类 似地，在8层存储单元或16层存储单元的案例中，存储单元包括更多个实体页面并且会以 更多阶段来写入。在MLC NAND闪存中每一阶段的程序化彼此会有耦合关系，因此，一般来说，MLC NAND闪存的可靠性是较SLC NAND闪存低。也就是说，在MLC NAND闪存中写入数据时发生 错误的机率较高。特别是，随着多层存储单元闪存每一存储单元可储存的位数越多，发生错 误的机率也越高。因此，如何确保在闪存所写入数据的正确性是此领域技术人员所致力的 目标。
技术实现思路
本专利技术提供一种用于闪存的数据写入方法，其能够有效地确保写入至闪存的数据 的正确性。本专利技术提供一种闪存控制器，其能够有效地确保写入至闪存的数据的正确性。本专利技术范例实施例提供一种闪存储存系统，其能够有效地确保写入至闪存的数据的正确性。本专利技术提出一种用于闪存的数据写入方法，用于将来自于主机系统的数据写入至 闪存芯片中，其中此闪存芯片包括多个实体区块。本数据写入方法包括配置一闪存控制器， 从主机系统中接收主机写入指令以及对应此主机写入指令的写入数据，并且通过闪存控制 器执行此主机写入指令。本数据写入方法也包括在执行此主机写入指令期间向闪存芯片传 送一数据程序化指令来将此写入数据写入至其中一个实体区块中，以及在执行此主机写入 指令期间向闪存芯片传送一指令来判断储存于此实体区块中的至少部分数据是否存有错 误位。本专利技术范例实施例提出一种闪存控制器，用于将来自于主机系统的数据写入至闪 存芯片中，其中此闪存芯片包括多个实体区块。本闪存控制器包括微处理器单元、闪存接口 单元、主机接口单元与内存管理单元。闪存接口单元电性连接至微处理器单元，并且用以电 性连接至上述闪存芯片。主机接口单元电性连接至微处理器单元，用以电性连接至主机系 统并且从主机系统中接收主机写入指令以及对应此主机写入指令的写入数据。内存管理单 元电性连接至微处理器单元，用以在执行此主机写入指令期间向闪存芯片传送一数据程序 化指令来将写入数据写入至其中一个实体区块中。此外，内存管理单元在执行此主机写入 指令期间向闪存芯片传送一指令来判断储存于此实体区块中的至少部分数据是否存有错 误位。本范例实施例提出一种闪存储存系统，其包括闪存芯片、连接器与闪存控制器。闪 存芯片具有多个实体区块。连接器用以至主机系统并且从主机系统中接收主机写入指令以 及对应此主机写入指令的写入数据。闪存控制器电性连接至闪存芯片与连接器，用以在执 行此主机写入指令期间向闪存芯片传送一数据程序化指令来将写入数据写入至其中一个 实体区块中。此外，闪存控制器在执行此主机写入指令期间向闪存芯片传送一指令来判断 储存于此实体区块中的至少部分数据是否存有错误位。基于上述，本专利技术范例实施例的数据写入方法在执行主机写入指令时会判断写入 至闪存中的数据是否存有错误位，由此确保数据的正确性。下面通过具体实施例并结合附图对本专利技术做进一步的详细描述。附图说明图IA是根据本专利技术第一范例实施例绘示使用闪存储存装置的主机系统；图IB是根据本专利技术范例实施例所绘示的计算机、输入/输出装置与闪存储存装置 的示意图；图IC是根据本专利技术另一范例实施例所绘示的主机系统与闪存储存装置的示意 图；图ID是绘示图IA所示闪存储存装置的概要方块图；图2是根据本专利技术另一范例实施例所绘示的闪存控制器的概要方块图；图3是根据本专利技术第一范例实施例所绘示的闪存芯片的方块图；图4A 4C是根据本专利技术第一范例实施例所绘示的实体区块的运作示意图；图5是根据本专利技术第一范例实施例所绘示用于闪存的数据写入方法的流程图；图6是根据本专利技术第二范例实施例所绘示的闪存储存装置的概要方块图7是根据本专利技术第二.范例实施例所绘示用于闪存的数据写入方法的流程图附图标记说明1000 主机系统；1100计算机；1102 微处理器；1104随机存取内存；1106:输入/输出装置； IlOi系统总线；1110:数据传输接口 ；1202鼠标；1204 键盘；1206显不器；1208 打印机；1212随身碟；1214 记忆卡；1216固态硬盘；1310 数位相机；1312:SD 卡；1314 =MMC 卡；1316记忆棒；1318 =CF 卡；1320嵌入式储存装置；100:闪存储存装置;102连接器；104:闪存控制器；106闪存芯片；122-(0) 122 (N)实体区块；202 微处理器单元；204 内存管理单元；206主机接口单元；208 闪存接口单元；210错误校正单元；292 缓冲存储器；294电源管理单元；350-(0) 350-(H)逻辑区块；S501、S503、S505、S507、S509、S511、S513、S515、S517、S519、S521、S523 数据写入步骤；600 闪存储存装置；602连接器；604 闪存控制器；606闪存芯片；612 微处理器单元；614内存管理单元；616 主机接口单元；618闪存接口单元；620 错误校正单元；S701、S703、S705、S707、S709、S711、S713、S715、S717、S719、S721、S723 数据写入步骤。具体实施例方式闪存储存装置一般而言包括闪存芯片与控制器(也称，控制电路)。通常闪存储存 装置会与主机系统一起使用，以使本文档来自技高网...
【技术保护点】
一种用于闪存的数据写入方法，用于将来自于一主机系统的数据写入至一闪存芯片中，其中所述闪存芯片包括多个实体区块，所述数据写入方法包括：配置一闪存控制器；从所述主机系统中接收一主机写入指令以及对应所述主机写入指令的写入数据，并且通过所述闪存控制器执行所述主机写入指令；在执行所述主机写入指令期间向所述闪存芯片传送一数据程序化指令来将所述写入数据写入至所述实体区块之中的其中一个实体区块内；以及在执行所述主机写入指令期间向所述闪存芯片传送一指令来判断储存于所述其中一个实体区块中的至少部分数据是否存有至少一错误位。
【技术特征摘要】
【专利技术属性】
技术研发人员：游祥雄，黄意翔，吴宗霖，沈育仲，
申请(专利权)人：群联电子股份有限公司，
类型：发明
国别省市：71[中国|台湾]
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。