Ｎ型金属氧化物半导体源漏注入方法技术

本发明专利技术公开了Ｎ型金属氧化物半导体源漏注入方法。包括：在硅片的半导体衬底的Ｎ阱上方形成ＮＭＯＳ的栅极结构；在ＮＭＯＳ栅极结构两侧的半导体衬底上进行轻掺杂漏ＬＤＤ注入；形成ＮＭＯＳ的栅极结构的侧墙；在ＮＭＯＳ栅极结构的侧墙两侧的半导体衬底上进行ＮＭＯＳ源漏区的光刻和离子注入，离子注入的顺序是：锗Ｇｅ、磷Ｐ、砷Ａｓ、Ｐ。本发明专利技术提高了ＮＭＯＳ的性能。

【技术实现步骤摘要】

本专利技术涉及半导体元器件制造
，具体涉及N型金属氧化物半导体源漏注 入方法。
技术介绍
半导体器件制作是指在硅片上执行一系列复杂的化学或物理操作。以互补金属氧 化物半导体(CMOS)的制作工艺为例，如图1所示，主要包括步骤101 在硅片的半导体衬底上形成N阱、P阱以及浅沟槽隔离区(STI)。现有CMOS制作工艺中，第一步是采用双阱工艺来定义N型金属氧化物半导体 (NMOS)和P型金属氧化物半导体(PMOS)的有源区，从而得到N阱和P阱。然后，通过光刻 以及刻蚀等工艺，在半导体衬底上形成STI。步骤102 在硅片表面生长栅氧化层和淀积多晶硅，并利用光刻和刻蚀等工艺在N 阱上方形成NMOS的栅极结构，在P阱上方形成PMOS的栅极结构。本步骤中，首先进行栅氧化层的生长，即在硅片表面氧化生长一层厚度约为20 50埃(a )的二氧化硅(SiO2)；然后，通过化学气相淀积工艺，在硅片表面淀积一层多晶硅， 厚度约为500 α ；之后，通过光刻和刻蚀等工艺，制作出NMOS管和PMOS管的栅极结构。本专利技术所述栅极结构包括由多晶硅构成的栅极和位于栅极下方的栅氧化层。步骤103 在NMOS和PMOS栅极结构两侧的半导体衬底上分别进行轻掺杂漏(LDD)注入。在半导体器件微型化、高密度化、高速化和系统集成化等需求的推动下，栅极结构 的宽度不断减小，其下方的沟道长度也不断减小，从而增加了源漏间电荷穿通的可能性，使 得漏电流显著增加，因此，需要采用一些手段来降低漏电流出现的可能性，如LDD注入。在LDD注入之前，需要首先利用光刻定义出需要进行LDD注入的区域；然后，利用 砷或氟化硼等较大质量的掺杂材料进行LDD注入，从而使硅片的上表面成为非晶态，大质 量材料和表面非晶态有助于维持浅结，浅结有助于减少漏电流。步骤104 在硅片表面依次淀积二氧化硅和氮化硅(Si3N4)。步骤105 利用干法刻蚀工艺刻蚀硅片表面的氮化硅，形成NMOS和PMOS的栅极结 构的侧墙。在刻蚀过程中，需要保留环绕栅极结构的二氧化硅，以便形成侧墙，侧墙可用于防 止后续进行源漏注入时过于接近沟道以致发生源漏穿通，即注入的杂质发生扩散从而产生 漏电流。步骤106 在NMOS栅极结构的侧墙两侧的半导体衬底上进行NMOS源漏区的光刻 和离子注入。首先利用光刻定义出要进行离子注入的NMOS源漏区域；然后，按照定义出的区域 进行η+源漏注入，步骤105中形成的侧墙能够用于保护沟道。η+源漏注入后形成的结深比步骤103中进行LDD注入后形成的结深略大。注入的离子通常为磷(P)、锗(Ge)、砷(As)。步骤107 去除硅片表面的二氧化硅。通常，采用氢氟酸等去除二氧化硅。在实际应用中，步骤107也可在步骤106之前进行，即也可在去除硅片表面的氮化 硅的同时去除二氧化硅。无论在什么时候执行，其目的均是为了方便后续进行离子注入，防 止二氧化硅的存在导致离子注入不均勻。步骤108 在PMOS栅极结构的侧墙两侧的半导体衬底上进行PMOS源漏区的光刻 和离子注入。同样，先利用光刻定义出要进行离子注入的PMOS源漏区域；然后，按照定义出的 区域进行P+源漏注入，步骤105中形成的侧墙能够用于保护沟道。P+源漏注入后形成的结 深比步骤103中进行LDD注入后形成的结深略大。为了提高NMOS的性能，通常会采用如下方法一、减少栅氧化层的厚度，其缺点是 会导致栅氧化层的漏电流增大；二、使用应力工程方法消除二氧化硅的应力，该方法的缺点 是处理复杂度较高。经过实验证明，在对NMOS进行源漏注入时，采用不同的离子注入顺序所得到的 NMOS的性能通常是不同的。目前通常采用P、Ge、As、P的离子注入顺序，这样不仅避免了上 述两缺陷，且获得了较好的NMOS性能。
技术实现思路
本专利技术提供NMOS源漏注入方法，以进一步提高NMOS的性能。本专利技术的技术方案是这样实现的一种NMOS源漏注入方法，该方法包括在硅片的半导体衬底的N阱上方形成NMOS的栅极结构；在NMOS栅极结构两侧的半导体衬底上进行LDD注入；形成NMOS的栅极结构的侧墙；在NMOS栅极结构的侧墙两侧的半导体衬底上进行NMOS源漏区的光刻和离子注 入，离子注入的顺序是Ge、P、As、P。所述Ge与衬底所成的角度范围为0至30度，能量范围为10至35千电子伏特，剂 量范围为1E14至1E15原子数/厘米2。第一次注入的所述P与衬底所成的角度范围为0至30度，能量范围为10至35千 电子伏特，剂量范围为1E14至3E15原子数/厘米2。所述As与衬底所成的角度范围为0至30度，能量范围为10至40千电子伏特，剂 量范围为1E14至3E15原子数/厘米2。第二次注入的所述P与衬底所成的角度范围为0至30度，能量范围为10至40千 电子伏特，剂量范围为1E14至3E15原子数/厘米2。所述Ge与衬底所成的角度范围为0至30度，能量范围为10至35千电子伏特，剂 量范围为1E14至1E15原子数/厘米2 ；第一次注入的所述P与衬底所成的角度范围为0至30度，能量范围为10至35千 电子伏特，剂量范围为1E14至3E15原子数/厘米2 ；4所述As与衬底所成的角度范围为0至30度，能量范围为10至40千电子伏特，剂 量范围为1E14至3E15原子数/厘米2 ；第二次注入的所述P与衬底所成的角度范围为0至30度，能量范围为10至40千 电子伏特，剂量范围为1E14至3E15原子数/厘米2。与现有技术相比，本专利技术在进行NMOS源漏注入时，采用的离子注入顺序为Ge、P、 As、P，实验证明，本专利技术提高了 NMOS的性能。附图说明图1为现有的半导体器件的制作方法流程图；图2为本专利技术实施例提供的NMOS源漏注入方法流程图；图3为采用现有以及本专利技术实施例提供的源漏注入方法时，NMOS的开态电流和关 态电流的关系示意图。具体实施例方式下面结合附图及具体实施例对本专利技术再作进一步详细的说明。图2为本专利技术实施例提供的NMOS源漏注入方法流程图，如图2所示，其具体步骤 如下步骤201 在硅片的半导体衬底上形成N阱、P阱以及STI。步骤202 在硅片表面生长栅氧化层和淀积多晶硅，并利用光刻和刻蚀等工艺在N 阱上方形成NMOS的栅极结构，在P阱上方形成PMOS的栅极结构。步骤203 在NMOS和PMOS栅极结构两侧的半导体衬底上分别进行LDD注入。步骤204 在硅片表面以及NMOS和PMOS栅极结构的侧壁和表面依次淀积二氧化 硅和氮化硅。步骤205 利用干法刻蚀工艺刻蚀硅片表面以及NMOS和PMOS栅极结构的侧壁和 表面的氮化硅，去除硅片表面以及NMOS和PMOS栅极结构的侧壁和表面的氮化硅，形成NMOS 和PMOS的栅极结构的侧墙。在刻蚀过程中，需要保留环绕栅极结构的二氧化硅，以便形成侧墙，侧墙可用于防 止后续进行源漏注入时过于接近沟道以致发生源漏穿通，即注入的杂质发生扩散从而产生 漏电流。步骤206 在NMOS栅极结构的侧墙两侧的半导体衬底上进行NMOS源漏区的光刻 和离子注入，离子注入的顺序是Ge、P、As、P。步骤207 去除硅片表面的二氧化硅。步骤208 在PMOS栅极结构的侧墙两侧的半导体衬底上进行PMOS源漏区的光刻 和离子注入。图2所示实施例也可以不包含与P本文档来自技高网...

【技术保护点】
一种Ｎ型金属氧化物半导体ＮＭＯＳ源漏注入方法，该方法包括：在硅片的半导体衬底的Ｎ阱上方形成ＮＭＯＳ的栅极结构；在ＮＭＯＳ栅极结构两侧的半导体衬底上进行轻掺杂漏ＬＤＤ注入；形成ＮＭＯＳ的栅极结构的侧墙；在ＮＭＯＳ栅极结构的侧墙两侧的半导体衬底上进行ＮＭＯＳ源漏区的光刻和离子注入，离子注入的顺序是：锗Ｇｅ、磷Ｐ、砷Ａｓ、Ｐ。

【技术特征摘要】

【专利技术属性】
技术研发人员：刘金华，
申请(专利权)人：中芯国际集成电路制造上海有限公司，
类型：发明
国别省市：31[中国|上海]