用于MOSFET栅极电极接合衬垫的结构和方法技术

一种晶体管器件及其形成方法，所述晶体管器件包括：衬底；在所述衬底之上的第一栅极电极；在所述衬底之上的第二栅极电极；以及接合衬垫，其包括一对凸缘端部覆盖所述第二栅极电极，其中所述第二栅极电极的结构与所述接合衬垫的结构是不连续的。

【技术实现步骤摘要】
【国外来华专利技术】
这里的实施例通常地涉及微电子器件及其制造方法，以及更具体而言， 涉及用于提高微电子晶体管的性能及其制造方法的技术。
技术介绍
场效应晶体管(FET)，也称为金属氧化物半导体场效应晶体管 (MOSFET)或互#^属氧化物半导体(CMOS)晶体管，通常在集成电 路器件中被利用，该集成电路器件包括消费和工业应用中广泛使用的逻辑、 存储器以及微处理器器件。通常，在高密度同步随机存储器(SRAM)器 件以及其他栅距处(at-pitch)和随机逻辑电路中，互连接触与栅极电极之 间的接触面积余量小。因此，仍需要新技术用于提高微电子晶体管和制造 方法的性能和可制造性。
技术实现思路
筌于上述原因，本专利技术的实施例提供了一种集成电路(IC)，其包括 村底；在所述衬底之上的第一栅极电极；在所述衬底之上的第二栅极电极； 以及接合衬垫，其包括一对凸缘(flanged)端部覆盖所述第二栅极电极， 其中所述第二栅极电极的结构与所述接合衬垫的结构是不连续的 所述IC 还包括在所述衬底之上的掩埋氧化物(BOX)层；在所述BOX层之上 的绝缘体上硅(SOI)层；以及在所述BOX层之上的浅沟槽隔离(STI) 区域，其中所述第一栅极电极在所述SOI层上，以及其中所述第二栅极电 极在所述STI区域上。优选地，所述接合衬垫的宽度大于所述第二栅极电极的宽度。此外，10在一个实施例中，所述IC包括在所述第一栅极电极的相对的侧上的外 延生长区域；邻近并在所述第一栅极电极的相对的侧上的侧壁间隔物；在 所述SOI层与所述第一栅极电极之间的栅极介质层；在所述第一栅极电极 和所述外延生长区域上的自对准硅化物区域；被连接到所述自对准硅化物 区域的互连接触；在所述第一栅极电极、所述侧壁间隔物、所述自对准硅 化物区域、以及所述STI区域之上的介质衬里；以及在所述介质衬里之上 的层间介质层。此外，在另一实施例中，所述IC包括凸起的源极和漏极区域，在 所述第一栅极电极的相对的侧上；侧壁间隔物，邻近并在所述第一栅极电 极的相对的侧上；栅极介质层，在所述SOI层与所述第一栅极电极之间； 自对准珪化物区域，在所述第一栅极电极和所述凸起的源极和漏极区域上； 互连接触，被连接到所述自对准硅化物区域；介质衬里，在所述第一栅极 电极、所述侧壁间隔物、所述自对准硅化物区域以及所述STI区域之上； 以及层间介质层，在所述介质衬里之上。此外，在另一个实施例中，所述IC包括栅极介质层，在所述STI 区域与所述第二栅极电极之间；侧壁间隔物，邻近并在所述第二栅极电极 的相对的侧上，其中所述侧壁间隔物接触所述接合村垫；自对准硅化物区 域，在所述接合村垫上；互连接触，被连接到所述自对准硅化物区域；介 质衬里，在所述侧壁间隔物、所述自对准珪化物区域、以及所述STI区域 之上；以及层间介质层，在所述介质衬里之上。优选地，所述接合衬垫包 括外延生长材料。此外，优选地，所述接合衬垫的上表面高于所述第一栅 极电极的上表面。这里的另一实施例提供了一种微电子器件，包括衬底；第一栅极电 极，在所述村底之上；第二栅极电极，在所述衬底之上；以及接合衬垫， 包括一对凸缘端部，覆盖所述第二栅极电极，其中所述第二栅极电极的结 构与所述接合衬垫的结构是不连续的，其中所述接合村垫的宽度大于所述 第二栅极电极的宽度，以及其中所述接合村塾的上表面高于所述第一栅极 电极的上表面。所述微电子器件还包括BOX层，在所述衬底之上；SOI层，在所述BOX层之上；以及STI区域，在所述BOX层之上，其中所述 第一栅极电极在所述SOI层上，以及其中所述第二栅极电极在所述STI 区域上。在一个实施例中，所述微电子器件包括外延生长区域，在所述第一 栅极电极的相对的侧上；侧壁间隔物，邻近并在所述第一栅极电极的相对 的侧上；栅极介质层，在所述SOI层与所述第一栅极电极之间；自对准硅 化物区域，在所述第一栅极电极和所述外延生长区域上；互连接触，被连 接到所述自对准硅化物区域；介质衬里，在所述第一栅极电极、所述侧壁 间隔物、所述自对准硅化物区域、以及所述STI区域之上；以及层间介质 层，在所述介质衬里之上。在另一实施例中，所述^t电子器件包括凸起的源极和漏极区域，在 所述第一栅极电极的相对的侧上；侧壁间隔物，邻近并在所述第一栅极电 极的相对的侧上；栅极介质层，在所述SOI层与所述第一栅极电极之间； 自对准硅化物区域，在所述第一栅极电极和所述凸起的源极与漏极区域上； 互连接触，被连接到所述自对准硅化物区域；介质衬里，在所述第一栅极 电极、所述侧壁间隔物、所述自对准硅化物区域、以及所述STI区域之上； 以及层间介质层，在所述介质衬里之上。在另一实施例中，所述微电子器件包括栅极介质层，在所述STI区 域与所述第二栅极电极之间；侧壁间隔物，邻近并在所述第二栅极电极的 相对的侧上，其中所述侧壁间隔物接触所述接合衬垫；自对准硅化物区域， 在所述接合衬垫上；互连接触，被连接到所述自对准硅化物区域；介质衬 里，在所述侧壁间隔物、所述自对准硅化物区域、以及所述STI区域之上； 以及层间介质层，在所述介质衬里之上。优选地，所述接合衬垫包括外延 生长材料。这里的另一个实施例提供了一种场效应晶体管(FET)，包括衬底； BOX层，在所述衬底之上；SOI层，在所述BOX层之上；STI区域，在 所述BOX层之上；第一栅极结构，在所述SOI层上；第二栅极结构，在 所述STI区域上；以及接合衬垫，附着到所述第二栅极结构，其中所述接合衬垫的宽度大于所述第二栅极结构的宽度，以及其中所述第二栅极结构 的结构与所述接合衬垫的结构是不连续的。在一个实施例中，所述FET还包括外延生长区域，在所述第一栅极 结构的相对的侧上；侧壁间隔物，邻近并在所述第一栅极结构的相对的侧 上；栅极介质层，在所述SOI层与所述第一栅极结构之间；自对准硅化物 区域，在所述第一栅极结构和所述外延生长区域上；互连接触，被连接到 所述自对准硅化物区域；介质衬里，在所述第一栅极结构、所述侧壁间隔 物、所述自对准珪化物区域、以及所述STI区域之上；以及层间介质层， 在所述介质村里之上。在另一个实施例中，所述FET还包括凸起的源极和漏极区域，在所 述第一栅极结构的相对的侧上；侧壁间隔物，邻近并在所述第一栅极结构 的相对的侧上；栅极介质层，在所述SOI层与所述第一栅极结构之间；自 对准珪化物区域，在所述第一栅极结构和所述凸起的源极和漏极区域上； 互连接触，被连接到所述自对准硅化物区域；介质衬里，在所述第一栅极 结构、所述侧壁间隔物、所述自对准硅化物区域、以及所述STI区域之上； 以及层间介质层，在所迷介质衬里之上。在另一实施例中，所述FET还包括栅极介质层，在所述STI区域 与所述第二栅极结构之间；侧壁间隔物，邻近并在所述第二栅极结构的相 对的侧上，其中所述侧壁间隔物接触所述接合衬垫；自对准硅化物区域， 在所述接合村垫上；互连接触，被连接到所述自对准珪化物区域；介质衬 里，在所述侧壁间隔物、所述自对准硅化物区域、以及所述STI区域之上； 以及层间介质层，在所述介质衬里之上。优选地，所迷接合衬垫包括外延 生长材料。此外，所述接合衬垫优选地包括邻接所述第二栅极结构的一对 凸缘端部。此外，所述接合衬垫的上表面优选地高于所述第一栅极本文档来自技高网...

【技术保护点】
一种集成电路，包括：　衬底；　第一栅极电极，在所述衬底之上；　第二栅极电极，在所述衬底之上；以及　接合衬垫，包括一对凸缘端部覆盖所述第二栅极电极，　其中所述第二栅极电极的结构与所述接合衬垫的结构是不连续的。

【技术特征摘要】
【国外来华专利技术】US 2006-1-17 11/333,0681. 一种集成电路，包括衬底；第一栅极电极，在所述衬底之上；第二栅极电极，在所述衬底之上；以及接合衬垫，包括一对凸缘端部覆盖所述第二栅极电极，其中所述第二栅极电极的结构与所述接合衬垫的结构是不连续的。2. 根据权利要求l的集成电路，还包括 掩埋氧化物(BOX)层，在所述衬底之上； 绝缘体上硅(SOI)层，在所述BOX层之上；以及 浅沟槽隔离(STI)区域，在所述BOX层之上， 其中所述第一栅极电极在所述SOI层上，以及 其中所述第二栅极电极在所述STI区域上。3. 根据权利要求1的集成电路，其中所述接合衬垫的宽度大于所述 第二栅极电极的宽度。4. 根据权利要求2的集成电路，还包括 外延生长区域，在所述第一栅极电极的相对的侧上； 侧壁间隔物，邻近并在所述第一栅极电极的相对的侧上； 栅极介质层，在所述SOI层与所述第一栅极电极之间； 自对准硅化物区域，在所述第一栅极电极和所述外延生长区域上； 互连接触，被连接到所述自对准硅化物区域；介质衬里，在所述第一栅极电极、所述侧壁间隔物、所述自对准硅化 物区域以及所述STI区域之上；以及 层间介质层，在所述介质衬里之上。5. 根据权利要求2的集成电路，还包括 凸起的源极和漏极区域，在所述第一栅极电极的相对的侧上； 侧壁间隔物，邻近并在所述第一栅极电极的相对的侧上；栅极介质层，在所述SOI层与所述第一栅极电极之间； 自对准硅化物区域，在所述第一栅极电极和所述凸起的源极和漏极区域上；互连接触，被连接到所述自对准硅化物区域；介质衬里，在所述第一栅极电极、所述侧壁间隔物、所述自对准硅化 物区域、以及所述STI区域之上；以及 层间介质层，在所述介质衬里之上。6. 根据权利要求2的集成电路，还包括 栅极介质层，在所述STI区域与所述第二栅极电极之间； 侧壁间隔物，邻近并在所述第二栅极电极的相对的侧上，其中所述侧壁间隔物接触所述接合衬垫；自对准硅化物区域，在所述接合衬垫上；互连接触，被连接到所述自对准硅化物区域；介质衬里，在所述侧壁间隔物、所述自对准珪化物区域以及所述STI 区域之上；以及层间介质层，在所述介质衬里之上。7. 根据权利要求1的集成电路，其中所述M村垫包括外延生长材料。8. 根据权利要求l的集成电路，其中所述接合衬垫的上表面高于所述 第 一栅极电极的上表面。9. 一种微电子器件，包括 衬底；第一栅极电极，在所述衬底之上；第二栅极电极，在所述衬底之上；以及接合衬垫，包括一对凸缘端部覆盖所述第二栅极电极，其中所述第二栅极电极的结构与所述接合衬垫的结构是不连续的，其中所述接合衬垫的宽度大于所述第二栅极电极的宽度，以及其中所述接合衬垫的上表面高于所述第 一栅极电极的上表面。10. 根据权利要求9的微电子器件，还包括掩埋氧化物(BOX)层，在所述衬底之上； 绝缘体上硅(SOI)层，在所述BOX层之上；以及 浅沟槽隔离(STI)区域，在所述BOX层之上， 其中所述第一栅极电极在所述SOI层上，以及 其中所述第二栅极电极在所述STI区域上。11. 根据权利要求10的微电子器件，还包括 外延生长区域，在所述第一栅极电极的相对的侧上； 侧壁间隔物，邻近并在所述第一栅极电极的相对的侧上； 栅极介质层，在所述SOI层与所述第 一栅极电极之间；自对准硅化物区域，在所述第 一栅极电极与所述外延生长区域上； 互连接触，被连接到所述自对准硅化物区域；介质衬里，在所述第一栅极电极、所述侧壁间隔物、所述自对准硅化 物区域、以及所述STI区域之上；以及 层间介质层，在所述介质衬里之上。12. 根据权利要求10的微电子器件，还包括 凸起的源极和漏极区域，在所述第一栅极电极的相对的侧上； 侧壁间隔物，邻近并在所述第一栅极电极的相对的侧上； 栅极介质层，在所述SOI层与所述第一栅极电极之间； 自对准珪化物区域，在所述第一栅极电极与所述凸起的源极和漏极区域上；互连接触，被连接到所述自对准硅化物区域； 介质衬里，在所述第一栅极电极、所述侧壁间隔物、所述自对准硅化 物区域、以及所述STI区域之上；以及 层间介质层，在所述介质衬里之上。13. 根据权利要求10的微电子器件，还包括 栅极介质层，在所述STI区域与所述第二栅极电极之间； 侧壁间隔物，邻近并在所述第二栅极电极的相对的侧上，其中所述侧壁间隔物接触所述接合衬垫；自对准硅化物区域，在所述接合衬垫上； 互连接触，被连接到所述自对准硅化物区域；介质衬里，在所述侧壁间隔物、所述自对准硅化物区域、以及所述STI 区域之上；以及层间介质层，在所述介质衬里之上。14. 根据权利要求9的微电子器件，其中所述接合衬垫包括外延生长 材料。15. —种场效应晶体管(FET)，包括 衬底5掩埋氧化物(BOX)层，在所述衬底之上； 绝缘体上硅(SOI)层，在所述BOX层之上； 浅沟槽隔离(STI)区域，在所述BOX层之上； 第一栅极结构，在所述SOI层上； 第二栅极结构，在所述STI区域上；以及 接合衬垫，被附着到所述第二栅极结构， 其中所述接合衬垫的宽度大于所述第二栅极结构的宽度，以及 其中所述第二栅极结构的结构与所述接合衬垫的结构是不连续的。16. 根据权利要求15的FET，还包括 外延生长区域，在所述第一栅极结构的相对的侧上； 侧壁间隔物，邻近并在所述第一栅极结构的相对的侧上； 栅极介质层，在所述SOI层与所述第一栅极结构之间； 自对准硅化物区域，在所述第一栅极结构和所述外延生长区域上； 互连接触，被连接到所述自对准硅化物区域；介质衬里，在所述第一栅极结构、所述侧壁间隔物、所述自对准硅化 物区域、以及所述STI区域之上；以及 层间介质...

【专利技术属性】
技术研发人员：LA克莱文格，TJ达尔顿，LC苏，C拉登斯，杨智超，
申请(专利权)人：国际商业机器公司，
类型：发明
国别省市：US[美国]