集成电路结构制造技术

本发明专利技术公开了一种集成电路结构，包含含第一区域及第二区域的芯片。第一金属－绝缘层－金属电容器形成于第一区域中，具有第一底部电极；位于第一底部电极上的第一顶部电极；及第一电容绝缘层，邻接第一底部电极及第一顶部电极并位于其间。第二金属－绝缘层－金属电容器，位于第二区域中并实质上与第一金属－绝缘层－金属电容器同一层级，包含第二底部电极；位于第二底部电极上的第二顶部电极；及异于第一电容绝缘层的第二电容绝缘层，邻接第二底部电极及第二顶部电极并位于其间。第一顶部及底部电极可各自与第二顶部及底部电极同时形成。本发明专利技术减少了形成多种功能性电容器的工艺及复杂度，也改善了电容器的可靠度及所需使用的芯片面积。

【技术实现步骤摘要】

本专利技术涉及一种集成电路结构，且特别涉及一种在芯片的不同区域中有不同电容 绝缘层的金属-绝缘层-金属(MIM)电容器的结构及制造方法。
技术介绍
金属-绝缘层-金属(MIM)电容器已被广泛地使用于功能性电路中，例如混合 信号电路(mixed signal circuits)、模拟电路、射频(RF)电路、动态随机存取存储器 (DRAM)、嵌入式动态随机存取存储器(embedded DRAM)及逻辑操作电路。在系统单芯片 (system-on-chip)的应用中，必须将用于不同功能性电路的不同的电容器整合于同一芯片 中，以作不同用途。例如，在混合信号电路中，电容器作为去耦电容及高频噪声过滤器。用 于动态随机存取存储器电路及嵌入式动态随机存取存储器电路时，电容器用于记忆存储； 当用于射频电路时，电容器用于振荡器及位相偏移网络(phase-shift network)中，以作耦 合及/或旁路(bypassing)的用途。用为微处理器时，电容用于去耦(decoupling)。传统 将这些电容器结合在同一芯片中的方法，为将这些不同的电容器制造于不同的金属层中。若将不同功能的电容器形成于不同金属层中，这些电容器可能需在不同操作电压 下工作。例如，当作为去耦电容时，电容器需能够承受高电压。因此，需要较厚的电容绝缘 层。另一方面，在动态随机存取存储器中，其操作电压较低，因而需要较小的电容器以增加 动态随机存取存储胞的密度。因此，需要较薄的电容绝缘层。然而，传统的电容器整合工艺有其缺陷。若将不同功能的电容器形成于不同膜层 中，一金属层中的电容器需使用其自身的工艺来制造，而无法与其他在不同膜层中的电容 器共用工艺。例如，在一金属层中的底部电极、绝缘层及顶部电极需各自与不同膜层的其他 电容器的底部电极、绝缘层及顶部电极分开制造。因此，显著增加了制造成本及工艺复杂度。
技术实现思路
为了解决现有技术的问题，依照本专利技术一实施例所提供的一种集成电路结构，包 括一芯片，含有一第一区域及一第二区域；一第一金属_绝缘层-金属(MIM)电容器，位于 该第一区域中，其中该第一金属-绝缘层_金属电容器，包含一第一底部电极；一第一顶 部电极，位于该第一底部电极上；及一第一电容绝缘层，邻接(adjoining)该第一底部电极 及该第二底部电极且位于其间；以及一第二金属_绝缘层_金属电容器，位于该第二区域中 且实质上与该第一金属_绝缘层_金属电容器同一层级，其中该第二金属_绝缘层_金属 电容器，包含一第二底部电极；一第二顶部电极，位于该第二底部电极上；及一第二电容 绝缘层，邻接(adjoining)该第二顶部电极及该第二底部电极且位于其间，其中该第一电 容绝缘层及该第二电容绝缘层不同。依照本专利技术又一实施例所提供的一种集成电路结构，包括一芯片，含有一第一 区域及一第二区域；一层间介电层，自该第一区域延伸至该第二区域；一第一金属_绝缘层-金属电容器，位于该第一区域及该层间介电层中，其中该第一金属-绝缘层-金属电容器，包含一第一底部电极一第一顶部电极，位于该第一底部电极上；及一第一电容绝缘 层，邻接(adjoining)该第一底部电极及该第一顶部电极且位于其间；一第二金属-绝缘 层-金属电容器，位于该第二区域及该层间介电层中，其中该第二金属_绝缘层_金属电容 器实质上与该第一金属_绝缘层_金属电容器同一层级，其中该第二金属_绝缘层_金属电 容器，包含一第二底部电极；一第二顶部电极，位于该第二底部电极上；及一第二电容绝 缘层，邻接(adjoining)该第二底部电极及该第二顶部电极且位于其间，其中该第一电容 绝缘层的厚度较该第二电容绝缘层厚；以及一浅沟槽隔离区域，直接位于该第一金属-绝 缘层_金属电容器下方，且较该第一金属_绝缘层_金属电容器具有更大的面积，其中一部 分的第二金属_绝缘层_金属电容器实质上未位于该浅沟槽隔离区域的下方。借由整合不同功能区域电容器，减少了形成多种功能性电容器的工艺及复杂度。 另一方面，也改善了电容器的可靠度及所需使用的芯片面积。为让本专利技术的上述和其他目的、特征、和优点能更明显易懂，下文特举出优选实施 例，并配合所附附图，作详细说明如下附图说明图1至图4显示为本专利技术的各种实施例，其中在各种不同功能性区域中的电容器 具有不同的电容绝缘层。图5至图8显示为本专利技术一实施例的工艺于各种中间阶段的剖面图。其中，对附图标记说明如下10 芯片12 基材15 层间介电层17 层间介电层22 底部电容电极层24 顶部电极层30! 绝缘层60 掩模100、200、300 电路区域102 电容器104 浅沟槽隔离106 接触插塞108 多晶硅条带110 硅化物112 接触蚀刻停止层119 开口 122 底部电极124 顶部电极130、130”1302 电容绝缘层134 接触点144、146 铜层148 底部电极150 顶部电极1521,1522 电容绝缘层202 电容器204 浅沟槽隔离206 接触插塞207 晶体管208 栅极209 阱区210 硅化物219 开口222 底部电极224 顶部电极23OJ3O1 电容绝缘层242 电容器248 底部电极250 顶部电极252 电容绝缘层306 接触插塞308 栅极 具体实施例方式本专利技术接下来将会提供许多不同的实施例以实施本专利技术中不同的特征。各特定实 施例中的组成及配置将会在以下作描述以简化本专利技术。这些为实施例并非用于限定本发 明。可知的是，在系统单芯片(SoC)的应用中，不同功能区域(电路)，例如混合信号 区域、模拟区域、射频区域、动态随机存取存储器区域(DRAM)、逻辑区域及静态随机存取存 储器区域(SRAM)需要不同功能的电容器。为了减少制造成本及工艺复杂度，可在同一层 级(level)上(例如在同一金属层中)同时制造这些电容器。因此，在这些电容器中的 绝缘层均具有相同的厚度，且均由相同材料形成。然而，这会造成两难的局面。例如，为 了适用于信号混合区域、模拟区域或其类似区域中所需的高电压，去耦电容(decoupling capacitor)需要较厚的绝缘层。然而，较厚的电容绝缘层会使芯片单位面积所具有的电容 量(capacitance)较小。因此高密度的动态随机存取存储器会被迫覆盖较大的芯片区域。 反之，为了适用于动态随机存取存储器的电容所需的高密度，需具有较薄的电容绝缘层。然 而，绝缘层的厚度缩减也代表可能会牺牲电容器在混合信号区域及模拟区域的可靠度。为了解决上述的困境，在此提供一种用以整合不同功能的金属_绝缘层_金属电 容器于同一系统单芯片上的新颖整合工艺及其相对应的结构。公知的金属_绝缘层_金 属电容器可具有堆叠结构的电容器，例如，包含底部电极、顶部电极及位于两者之间的绝缘 层。本专利技术在此也举例示范实施例的各种工艺阶段。在本专利技术所举例的各种图示的实施例 中，相同的参考号码表示为相似的元件。图1显示为本专利技术的一实施例。提供一具有系统单芯片(system-on-chip ；SoC) 建置于其中的半导体芯片10。芯片10含有区域100、区域200及区域300。在一实施例中， 区域100可为混合信号区域、模拟区域、射频区域或前述的组合。区域200可为动态随机存 取存储器(DRAM)区域本文档来自技高网...

【技术保护点】
一种集成电路结构，包括：一芯片，含有一第一区域及一第二区域；一第一金属－绝缘层－金属电容器，位于该第一区域中，其中该第一金属－绝缘层－金属电容器，包含：一第一底部电极；一第一顶部电极，位于该第一底部电极上；及一第一电容绝缘层，邻接该第一顶部电极及该第一底部电极且位于其间；以及一第二金属－绝缘层－金属电容器，位于该第二区域中且实质上与该第一金属－绝缘层－金属电容器同一层级，其中该第二金属－绝缘层－金属电容器，包含：一第二底部电极；一第二顶部电极，位于该第二底部电极上；及一第二电容绝缘层，邻接该第二顶部电极及该第二底部电极且位于其间，其中该第一电容绝缘层及该第二电容绝缘层不同。

【技术特征摘要】
...

【专利技术属性】
技术研发人员：江国诚，涂国基，
申请(专利权)人：台湾积体电路制造股份有限公司，
类型：发明
国别省市：71[中国|台湾]