一种高压端口结构及半导体器件制造技术

本实用新型专利技术适用于半导体技术领域，提供了一种高压端口结构及包含该高压端口结构的半导体器件，所述高压端口中，在一衬底上形成有Ｐ阱和Ｎ阱，所述Ｐ阱内部的外围有一Ｐ＋注入区，所述Ｐ＋注入区内有两个串联的ＮＭＯＳ管，至少其中一个ＮＭＯＳ管为环形栅结构。本实用新型专利技术中，通过在高压端口结构中部分或全部采用环形栅结构，在源／漏之间完全消除了场氧到栅氧的过渡区，从而解决寄生晶体管漏电效应，使器件抗总剂量能力增强。（*该技术在2020年保护过期，可自由使用*）

【技术实现步骤摘要】

本技术属于半导体
，尤其涉及一种高压端口结构及半导体器件。
技术介绍
随着航天技术的发展，对用于星载计算机及控制系统的半导体器件可靠性要求越 来越高。在辐照环境下，多种宇宙射线和重离子具有较强的辐射能力 ，会对由半导体器件组 成的电子控制系统造成损害，常规的半导体器件均难以适应这种恶劣的工作环境，以致航 天器在运行过程中，半导体器件受宇宙射线干扰、损害使其失效。以用于存储星载计算机控制系统的基本指令的存储器件为例，其抗辐照能力就尤 为重要，该器件一旦被损害，将直接导致整个系统失效。在众多存储器件中，基于反熔丝技 术设计的大容量可编程存储器具有芯片面积小、保密性强、可靠性高的特点，非常适合航天 领域的应用，该存储器件在对存储单元编程时需要从外部加入高压信号，这在芯片设计上 就需要能够抗高压的端口，而用在抗辐照领域的可编程存储器对于高压端口的设计提出了 更高的要求。不仅要满足ESD (静电释放)保护及编程时耐压的要求，而且要保证在辐照环 境下确保芯片能够正常工作具有抗辐照的能力，无法满足航天工程需求。图1示出了目前存储器件及其他半导体器件的高压端口的结构，该高压端口结构 包括P型衬底10，p型衬底上有两种阱区，一种为P阱21，一种为N阱11。N阱区11内有一 个N+注入区12，N阱11和N+注入区12构成一个最外部的环型结构，即N+注入环。P阱 21被N阱环11所包围，P阱21内部的最外围有一个环型P+注入区14，即P+注入环。环 型P+注入区14和N阱环11之间用浅沟槽隔离(Shallow Trench Isolation，STI) 13进行 隔离。N+注入环和P+注入环构成双环结构。在环型P+注入区14内有两个NMOS晶体管组 成的串联电路。第一 NMOS晶体管的栅极18接工作电源，漏极20接高压端口信号，源极19 与第二 NMOS晶体管的漏极19相连。第二 NOMS晶体管的栅极17接地，漏极19与第一 NMOS 晶体管源极19相连，源极15接地。该结构在抗辐照性能上有明显的缺陷。目前主流的加工技术采用自对准工艺制作晶体管，这种设计使多晶硅栅(即图1 中的栅极17、18)在栅氧区(形成栅极的区域)和场氧区(栅氧区以外的区域)的过渡区 产生了一个寄生晶体管，该寄生晶体管对总剂量的电离辐射极为敏感。当晶体管受到电离 辐射时，在氧化层中会产生大量的空穴陷阱，能够俘获相当多的空穴，这将严重影响到晶体 管的ι-ν(电流-电压)特性。随着辐射量的增加，寄生晶体管漏电流迅速上升，当漏电流 增加到接近本征管的开态电流时，NMOS晶体管永久开启，导致电路功能失效。综上，目前存储器件及其他半导体器件的高压端口的设计主要针对耐高压以及 ESD防护，对抗辐照能力的研究为空白。
技术实现思路
本技术的目的在于提供一种高压端口结构及半导体器件，旨在解决目前的半 导体器件的高压端口抗辐射能力差的问题。本技术是这样实现的，一种高压端口结构，在一衬底上形成有P阱和N阱，所 述P阱内部的外围有一 P+注入区，所述P+注入区内有两个串联的NMOS管，至少其中一个 NMOS管为环形栅结构。进一步地，所述P+注入区为环形结构，所述N阱内有一 N+注入区，所述N阱和所 述N+注入区在所述P阱外部形成一环形结构。进一步地，所述P+注入区与由所述N阱和所述N+注入区形成的环形结构之间用 STI浅沟槽隔离。本技术实施例还提供了一种半导体器件，所述半导体器件的高压端口具有如 上所述的高压端口结构。本技术实施例还提供了一种半导体器件，所述半导体器件包括多个并联的高 压端口结构，所述高压端口结构为如上所述的高压端口结构。本技术中，通过在高压端口结构中部分或全部采用环形栅结构，在源/漏之 间完全消除了场氧到栅氧的过渡区，从而解决寄生晶体管漏电效应，使器件抗总剂量能力 增强。具体实施时，根据实际需求还可以采用多个上述高压端口结构并联的方式来增强驱 动能力。附图说明图1是现有技术提供的存储器件及其他半导体器件的高压端口的结构示意图；图2是本技术实施例提供的高压端口结构的俯视图；图3是本技术实施例提供的高压端口结构的剖面图；图4是图2、图3中的第一 NMOS和第二 NMOS的等效图；图5是本技术实施例提供的将高压端口应用于存储器件的示意图。为了使本技术的目的、技术方案及优点更加清楚明白，以下结合附图及实施 例，对本技术进行进一步详细说明。应当理解，此处所描述的具体实施例仅仅用以解释 本技术，并不用于限定本技术。本技术实施例中，NMOS晶体管采用环形栅结构，在源/漏之间完全消除了薄 氧到厚氧的过渡区。图2、图3分别为本技术实施例提供的高压端口结构的俯视图和剖面图，为例 便于描述，仅示出了与本实施例相关的部分。参照图2、图3，高压端口包括P型衬底20，P型衬底上有两种阱区，一种为N阱21， 另一种为P阱31。N阱区21内有一个N+注入区22，N阱21和N+注入区22构成一个最外 部的环型结构。P阱31被N阱环21所包围，P阱31内部的最外围有一个环型P+注入区 24。环型P+注入区24和N阱环21之间用STI浅沟槽隔离23进行隔离。N+注入环和P+ 注入环构成双环结构。在环型P+注入区24内有两个NMOS晶体管组成的串联电路，且NMOS 晶体管为环形栅结构。第一 NMOS晶体管的栅极28接芯片工作电源，漏极30接高压端口信 号，N+区29同时作为第一 NMOS晶体管的源极和第二 NMOS晶体管的漏极，第二 NOMS晶体 管的栅极27接地，源极25接地。图2、3所示的结构中在串联晶体管外采用双环保护结构，P+注入环接地，N+注入环接电源，降低表面NPN管以及PNP管增益，以增强抗单粒子闩锁效 应能力。图4为第一 NMOS和第二 NMOS的等效图，其中VDD表示工作电源，GND表示地，PAD 表示信号输出端。应当理解，图2、图3中以两个NMOS管均为环形栅结构为例进行了描述，具体实施 时即使只有其中一个NMOS管为环形栅结构，那么整体上相对于现有的高压端口也可以在 一定程度上解决寄生晶体管的漏电效应。同样的，虽然上述实施例中以P型衬底的高压端 口为例进行了描述，但具体实施时，上述环形栅结构还可应用于其他衬底类型的高压端口 中。上述高压端口结构由于部分或全部 采用环形栅结构，在源/漏之间完全消除了场 氧到栅氧的过渡区，从而解决寄生晶体管漏电效应，使器件抗总剂量能力增强。上述高压端口结构可应用于任何有抗辐照需求的半导体器件中，图5以芯片上的 存储器件为例示出了上述高压端口的应用。具体应用时，为增强驱动能力，可以采用多个上 述高压端口结构并联的方式来满足需求。以上所述仅为本技术的较佳实施例而已，并不用以限制本技术，凡在本 技术的精神和原则之内所作的任何修改、等同替换和改进等，均应包含在本技术 的保护范围之内。权利要求一种高压端口结构，其特征在于，在一衬底上形成有P阱和N阱，所述P阱内部的外围有一P+注入区，所述P+注入区内有两个串联的NMOS管，至少其中一个NMOS管为环形栅结构。2.如权利要求1所述的高压端口结构，其特征在于，所述P+注入区为环形结构，所述N 阱内有一 N+注入本文档来自技高网...

【技术保护点】
一种高压端口结构，其特征在于，在一衬底上形成有Ｐ阱和Ｎ阱，所述Ｐ阱内部的外围有一Ｐ＋注入区，所述Ｐ＋注入区内有两个串联的ＮＭＯＳ管，至少其中一个ＮＭＯＳ管为环形栅结构。

【技术特征摘要】

【专利技术属性】
技术研发人员：胡镭，裴国旭，李晓辉，李律，王芳芳，邱嘉敏，徐建强，
申请(专利权)人：深圳市国微电子股份有限公司，
类型：实用新型
国别省市：94[中国|深圳]