可编程逻辑门阵列的I2C接口配置电路及可编程逻辑门阵列制造技术

本实用新型专利技术涉及一种可编程逻辑门阵列的I2C接口配置电路，包括用于将I2C主机发送的串行信号转换为并行信号和将并行信号转换为I2C总线串行信号传输给I2C主机的从机单元、用于将I2C从机单元转化的并行信号转换为配置数据流的I2C配置单元和将回读数据流转换为并行数据并输出到所述从机单元的I2C回读单元；所述I2C配置单元和所述I2C回读单元分别连接在所述从机单元与所述FPGA配置接口电路之间；所述并行信号为8位并行信号。本实用新型专利技术还涉及一种可编程逻辑门阵列。实施本实用新型专利技术的可编程逻辑门阵列的I2C配置电路及其可编程逻辑门阵列，具有以下有益效果：不需要专用的配置接口、成本低、较易集成。（*该技术在2021年保护过期，可自由使用*）

【技术实现步骤摘要】

本技术涉及可编程逻辑门阵列(Field Programmable Gate Array, FPGA),更具体地说，涉及一种可编程逻辑门阵列的I2C接口配置电路及可编程逻辑门阵列。
技术介绍
目前现场可编程门阵列(FPGA)领域的FPGA器件的配置模式主要有5种模式，即串行接口模式、并行接口模式、边界扫描接口模式、SPI接口模式、BPI接口模式等。在消费类电子、电讯和工业电子中，大多数的设计里面经常有很多相似的地方，例如几乎每个系统都包括；一些智能控制器，通常是一个单片的微控制器；通用电路，例如LCD驱动器、远程I/0口、RAM、EEPROM或数据转换器等等；面向应用的电路，例如收音机和视频系统的数字调谐 和信号处理电路，或者是音频拨号电话的DTMF发生器等。而这些器件通常都有I2C通讯接口。同时，一般还有FPGA等可编程器件参与实现电子系统中的部分功能。当电子系统中其它核心部件对FPGA器件进行配置或系统特殊控制操作时，核心部件就必须根据FPGA的专用配置接口(一般非标准接口)时序进行定制接口电路模块，以便实现核心部件与FPGA在配置数据通讯方面的操作。这种接口不匹配所引起的需要增加专用的配置接口的问题，增加了器件的成本，给电子系统的器件集成带来较大困难，同时也可能会消耗电子系统板面积。
技术实现思路
本技术要解决的技术问题在于，针对上述的FPGA器件与其他电子系统或器件配合使用时出现的由于配置接口匹配而导致的成本增加、集成较难的问题，提出一种不需要增加专用的配置接口、成本低、较易集成，因而消除了配置接口匹配问题的可编程逻辑门阵列的配置电路及可编程逻辑门阵列。本技术解决其技术问题所采用的技术方案是构造一种可编程逻辑门阵列的I2C接口配置电路，包括用于配置所述可编程逻辑门阵列的FPGA配置接口电路，还包括从机单元、I2C配置单元和I2C回读单元；所述配置接口电路包括I2C总线并将I2C总线输入到从机单元的串行信号转换为并行信号输入到可编程逻辑门阵列；所述从机单元用于将所述可编程逻辑门阵列内部输出的并行信号转换为I2C总线串行信号输出到所述I2C总线；所述I2C配置单元用于将所述从机单元送来的并行信号转换为数据流并传送到所述FPGA配置接口电路；所述I2C回读单元用于将所述FPGA配置接口电路输出的数据流转换为并行数据并输出到所述从机单元；所述I2C配置单元和所述I2C回读单元分别连接在所述从机单元与所述FPGA配置接口电路之间。在本技术所述的一种可编程逻辑门阵列的I2C接口配置电路中，所述并行信号为8位并行信号。在本技术所述的一种可编程逻辑门阵列的I2C接口配置电路中，所述从机单元包括8位移位寄存器、数据接收电路、第一握手发生器、8位字计数器、状态机控制电路、数据发送电路、第二握手发生器以及时钟产生器；所述I2C总线的数据线输入的串行数据依次通过所述8位移位寄存器、所述数据接收电路和所述第一握手发生器输出；所述8位字计数器与所述8位移位寄存器连接，所述状态机控制电路分别与所述第一握手发生器、所述8位移位寄存器和所述时钟产生器连接；所述I2C回读单元输出的数据流依次通过所述第二握手发生器、所述数据发送电路及所述8位移位寄存器与所述I2C总线的数据线连接；所述时钟产生器还与所述I2C总线的时钟线连接。在本技术所述的一种可编程逻辑门阵列的I2C接口配置电路中，所述I2C配置单元包括第一 32位移位寄存器、多路选择器、帧计数器、同步字检测器、I2C数据流输出电路以及握手电路；其中，所述第一握手发生器输出的并行信号依次通过所述第一 32位移位寄存器、所述多路选择器以及所述I2C数据流输出电路输出到FPGA的所述配置接口电路；所 述I2C数据流输出电路的输出还反馈到所述多路选择器的一个输入端；所述第一 32位移位 寄存器还输出并行数据到所述同步字检测器，所述同步字检测器输出通过所述帧计数器输出到所述多路选择器的控制端；所述握手电路分别输出控制信号到所述同步字检测器和所述I2C数据流输出电路。在本技术所述的一种可编程逻辑门阵列的I2C接口配置电路中，所述I2C回读单元包括32位抓取寄存器、第二 32位移位寄存器、计数器和同步器；FPGA的所述配置接口电路输出的数据流依次通过所述32位抓取寄存器和所述第二 32位移位寄存器输出到所述第二握手发生器电路，所述计数器输出控制信号到所述第二 32位移位寄存器；所述同步器用于产生使所述FPGA配置接口电路输出数据流的回读使能信号。本技术还涉及一种可编程逻辑门阵列，包括配置模式选择电路和接口配置电路，所述配置模式选择电路包括用于选择利用I2C总线配置所述可编程逻辑门阵列的选择端；所述接口配置电路为上述任意一项所述的I2C接口配置电路。实施本技术的可编程逻辑门阵列的I2C接口配置电路及可编程逻辑门阵列，具有以下有益效果由于FPGA的接口配置电路中增加了对FPGA进行配置、回读的从机单元、I2C配置单元和I2C回读单元，使得FPGA可以使用I2C总线进行数据配置及数据回读；而I2C总线在众多微处理器器件(CPU)和片上系统器件(SoC)均有存在，因此，在FPGA与其他电子系统或器件配合使用时就不再存在配置接口匹配的问题，其不需要专用的配置接口、成本低、较易集成。附图说明图I是本技术可编程逻辑门阵列的I2C接口配置电路及可编程逻辑门阵列实施例中I2C接口配置电路的结构示意图；图2是所述实施例中从机单元结构示意图；图3是所述实施例中I2C配置单元的结构示意图；图4是所述实施例中I2C回读单元的结构示意图；图5是所述实施例中配置方法的流程图；图6是所述实施例中回读方法的流程图；图7是图2中状态机控制电路的状态图。具体实施方式下面将结合附图对本技术实施例作进一步说明。图I是本实施例中可编程逻辑门阵列的I2C接口配置电路结构示意图，在图I中，I2C接口配置电路包括FPGA配置接口电路4、从机单元1、I2C配置单元2以及I2C回读单元3 ;其中，FPGA配置接口电路4用于配置该可编程逻辑门阵列，该FPGA配置接口电路4与一般的、现有的FPGA配置接口电路是相同的；从机单元I用于将由可编程逻辑门阵列与外部连接的I2C总线上输入的串行信号转换为并行信号输出或将可编程逻辑门阵列内部输出的并行信号转换为I2C总线串行信号输出到所述I2C总线上；I2C配置单元2用于将从机单元 I送来的并行信号转换为数据流并传送到FPGA配置接口电路4 ；I2C回读单元3将FPGA配置接口电路4输出的数据流转换为并行数据并输出到从机单元I ;在本实施例中，上述I2C配置单元2和I2C回读单元3分别连接在从机单元I与FPGA配置接口电路4之间；同时，在本实施例中，上述并行信号均为8位字宽的并行信号。图2是本实施例中可编程逻辑门阵列的I2C接口配置电路中从机单元I的结构示意图。在图2中，从机单元I包括8位移位寄存器、数据接收电路、第一握手发生器、8位字计数器、状态机控制电路、数据发送电路、第二握手发生器以及时钟产生器；在本实施例中，由上述I2C总线的数据线输入的串行数据依次通过上述8位移位寄存器、数据接收电路和第一握手发生器输出，8位字计数器与8位移位寄存器连接，状态本文档来自技高网...

【技术保护点】
一种可编程逻辑门阵列的I2C接口配置电路，包括用于配置所述可编程逻辑门阵列的FPGA配置接口电路，其特征在于，还包括从机单元、I2C配置单元和I2C回读单元；所述配置接口电路包括I2C总线并将I2C总线输入到从机单元的串行信号转换为并行信号输入到可编程逻辑门阵列；所述从机单元用于将所述可编程逻辑门阵列内部输出的并行信号转换为I2C总线串行信号输出到所述I2C总线；所述I2C配置单元用于将所述从机单元送来的并行信号转换为数据流并传送到所述FPGA配置接口电路；所述I2C回读单元用于将所述FPGA配置接口电路输出的数据流转换为并行数据并输出到所述从机单元；所述I2C配置单元和所述I2C回读单元分别连接在所述从机单元与所述FPGA配置接口电路之间。

【技术特征摘要】

【专利技术属性】
技术研发人员：包朝伟，赵多华，
申请(专利权)人：深圳市国微电子股份有限公司，
类型：实用新型
国别省市：