一种现场可编程逻辑阵列布线资源结构及其建模方法技术

本发明专利技术属于可编程器件结构技术领域，具体为一种支持拐线的现场可编程逻辑阵列（ＦＤＧＡ）布线资源结构及其建模方法。本发明专利技术的布线资源结构包括：可编程互联线、统一开关矩阵、输入和输出多路选择器阵列以及逻辑单元等。它打破了水平与垂直互连资源的限制，引入拐线概念，使布线通路从水平和垂直之间的转换可以不经过可编程开关，兼顾了速度性和灵活性。对布线资源的描述，是先把互连线分配给重复单元然后通过描述一个重复单元上的互连线资源来描述整体互连资源。这种描述方法非常灵活，可以很方便地改变互连资源的种类、数量、比例等参数，并可生成任意开关矩阵。

【技术实现步骤摘要】

本专利技术属于可编程器件结构
，具体涉及一种可编程器件布线资源结构及其建模方法。
技术介绍
现场可编程逻辑器件(FPGA)由可编程逻辑块(CLB)和可编程互连组成，可编程逻辑块通过可编程互连相连。传统的可编程互连资源通常都是由水平互连资源和垂直互连资源组成，相互之间通过开关矩阵连接。随着FPGA的规模变得越来越大，复杂度也越来越大，对FPGA的速度性能要求也越来越高，传统的互连资源已经成为了速度提升的瓶颈。这是因为传统的互连结构把互连资源划分为水平互连资源和垂直互连资源，而应用中需要的互连的两个逻辑单元往往不在一条水平或者垂直线上，因此不管这两个逻辑单元距离多近，连接这两个逻辑单元至少都要经过一个可编程开关，这样对FPGA的速度影响就非常大。为了解决这个问题，XILINX提出了直接互连概念(direct connection)，其主要思想就是增加一种叫直接互连的互连资源，可以直接连接一个逻辑单元旁边的8个逻辑单元，而不需要经过可编程开关，这样能够加快一些邻近距离连线的速度，但是对其他连线还是无能为力。另外，文献中提出了硬连接的互连概念，其主要思想是在某些特定的逻辑单元之间提供一些硬连线。这些连线没有经过可编程开关，同样具有很快的速度，但却没有和直接互连那样限制在相邻的逻辑单元中。这种硬连接缺乏灵活性，资源利用率不高。本专利技术提出了一种支持拐线的布线资源结构，打破了水平和垂直互连资源的限制，布线通路从水平和垂直之间转换可以不经过可编程开关，兼顾了速度和灵活性。同时，在这个结构的基础上提出这种结构的建模方法，使用这种方法可以灵活的改变布线资源的种类、长度、比例等参数，使软件很容易的生成对应结构的布线资源图，方便结构评估。
技术实现思路
本专利技术的目的在于提出一种硬件连接灵活性好，资源利用率高的现场可编程逻辑阵列布线资源结构及其建模方法。本专利技术针对传统互连结构的速度比较慢的缺点，引入一种拐线的互连资源类型，这种互连资源可以跨过水平和垂直互连而不用经过可编程开关，提高了速度，同时这种互连资源又与其他互连资源有类似的驱动关系，从而保持了原有的灵活性。该布线资源结构由以下几个部分组成(1)可编程互连线，提供逻辑单元之间连线功能；可编程互连线按线长度分为长线、中线、短线三种类型；按走线方向分为水平线、垂直线、拐线三种；按驱动方向分为单向线和双向线；(2)统一开关矩阵(GRM)，提供各种线之间交换功能，对各种功能模块都使用同一个交换矩阵；(3)输入多路选择器阵列(IMUX)，从开关矩阵中选择需要输入的信号到逻辑单元；(4)输出多路选择器列(OMUX)，选择逻辑单元需要输出的信号到开关矩阵中。上述布线资源结构FPGA的整体结构图如图1所示，这种互连结构FPGA主要由逻辑单元(CLB)、可编程互连、开关矩阵(GRM)和输入输出单元(IOB)组成。逻辑单元是实现用户逻辑的功能单元，它通常由查找表(LUT)、触发器、进位链的等组成。开关矩阵可以提供水平布线通道和垂直布线通道的交换，它有几种开关类型传输管(pass transistor)、驱动器(buffer)、双向驱动器(bidirection buffer)和金属连线(hardconnection)。输入输出单元是FPGA信号输入与输出控制单元，通过它片外输入信号可以进入布线资源，布线资源上的输出信号也可以输出到芯片外。开关矩阵和逻辑单元的连接通过输入多路选择器阵列(IMUX)和输出多路选择器阵列(OMUX)连接。本专利技术的布线资源结构另一种表示形式如图2所示。该结构中所有的功能单元——逻辑单元、嵌入式块存储器、嵌入式乘法器、输入输出模块都是通过统一开关矩阵(GRM)连接，不同的功能单元需要的引脚数量不同表现为连接不同数量的开关矩阵，而每个开关矩阵都相同。本专利技术的布线资源结构包含有拐线，拐线是指线段在中间某个抽头处拐90度角，变成另一个方向走线，并保持总长度不变，抽头数量不变。如图5、6所示。互连资源对不同的功能单元都有统一的开关矩阵。FPGA中的功能单元除了可编程逻辑单元外还有块存储器，乘法器等，这些单元的引脚数量，特性都不一致。这里统一开关矩阵的意思是不同的功能单元分配不同数量的开关矩阵，但每个开关矩阵都一样。由于引入拐线，不能用以往的基于通道的方法来描述布线资源，本专利技术提出一种基于最小重复单元(如TILE，CLB和GRM组成一个最小重复单元)的布线资源描述方法，该方法把互连线分配给重复单元，然后通过描述一个重复单元上的互连资源来描述整体互连资源。其中，把互连资源分成互连线和开关矩阵两个模块来描述，对互连线采用如下8个参数描述线长度、数量、线方向、中间抽头位置、终点抽头、初始方向、二次方向、拐线次数；开关矩阵采用层次化矩阵方式描述，矩阵的两维分别为两个方向的输入信号，用数字来表示连线之间的驱动关系，使用矩阵嵌套来减少重复。这种描述方法的优点是描述非常灵活，可以很方便的改变互连资源的种类、数量、比例等等多种参数，以及可以生成任意的开关矩阵。附图说明图1为新型布线资源FPGA的整体结构。图2为新型布线资源FPGA的整体结构的另一种体现。图3为6倍线中间抽头。图4为5倍线中间抽头和终点抽头。图5为2倍线和5倍线拐线。图6为6倍线2次拐线。图7为边界线互补。图8为开关矩阵外部互连关系。图9为开关矩阵内部结构。图10为开关矩阵建模。图中标号CLB为逻辑单元，GRM为开关矩阵，TILE为最小重复单元，IOB为输入输出单元，IMUX为输入多路选择器阵列，OMUX为输出多路选择器阵列。101-1114为开关矩阵中连接关系划分的小块，其中，101是水平短线与垂直短线的连接，102和103是中线和短线的连接，104为中线和中线连接，105和106为长线和中线的连接，113为东西方向中线续接，114为东西方向短线续接。111和112是IMUX，只有短线可以进IMUX，110、109、107、116和115为OMUX。具体实施例方式1、布线资源的整体结构图1是本专利技术布线结构FPGA的整体结构图。这种互连结构FPGA主要由逻辑单元(CLB)、可编程互连、统一的开关矩阵(GRM)和输入输出单元(IOB)组成。逻辑单元是实现用户逻辑的功能单元，它通常由查找表(LUT)、触发器、进位链的等组成。开关矩阵可以提供水平布线通道和垂直布线通道的交换，它有几种开关类型传输管(pass transistor)、驱动器(buffer)、双向驱动器(bidirection buffer)和金属连线(hardconnection，拐线用)。传输管面积小，在级联不多的情况下速度较快，适合短线连接，但是在级联较多的情况下速度下降很快；驱动器可以放大和恢复信号，信号只能单向传输，适合于中线到短线，或者中线之间连接；双向驱动器是方向可以编程的驱动器，可以用于双向线的信号放大和恢复，适合于长线之间或者中线之间连接；金属连线相当于信号直通过开关矩阵，一对一的连接，把它放到开关矩阵中是为了方便拐线和开关矩阵建模。输入输出单元是FPGA信号输入与输出控制单元，通过它片外输入信号可以进入布线资源，布线资源上的输出信号也可以输出到芯片外。图1的结构中，开关矩阵和逻辑单元的通过输入多路选择器阵列(IMUX)和输出多路选择器阵列(本文档来自技高网...

【技术保护点】
一种现场可编程逻辑阵列的布线资源结构，其特征在于该布线资源结构由以下几个部分组成：（１）可编程互连线，提供逻辑单元之间连线功能；可编程互连线按线长度分为长线、中线、短线三种类型；按走线方向分为水平线、垂直线、拐线三种；按驱动方向分为 单向线和双向线；（２）统一开关矩阵（ＧＲＭ），提供各种线之间交换功能，对各种功能模块都使用同一个交换矩阵；（３）输入多路选择器阵列（ＩＭＵＸ），从开关矩阵中选择需要输入的信号到逻辑单元；（４）输出多路选择器列（ＯＭＵ Ｘ），选择逻辑单元需要输出的信号到开关矩阵中。

【技术特征摘要】

【专利技术属性】
技术研发人员：来金梅，陈利光，童家榕，
申请(专利权)人：复旦大学，
类型：发明
国别省市：31[中国|上海]