一种FPGA基元及其逻辑阵列制造技术

本实用新型专利技术涉及一种FPGA基元及其逻辑阵列。一种FPGA基元，包括：可配置逻辑块，和环于所述可配置逻辑块分布的互连资源部，所述FPGA基元外形为正六边形。与现有技术相比，本实用新型专利技术的优点在于，使得形逻辑阵列能够最大限度利用逻辑资源，硅片资源，优化互连延迟。（*该技术在2021年保护过期，可自由使用*）

【技术实现步骤摘要】

本技术涉及一种FPGA基元及其逻辑阵列。
技术介绍
现在，可编程逻辑器件(PLD)，包括现场可编程门阵列，在编程后能够实现用户定义的逻辑功能的集成电路。一个典型的FPGA结构，在一个可配置逻辑块(CLB)和可编程互连阵列的周围环绕着可编程的输入/输出电路。这种阵列结构的基元均是矩形或者正四边形，形成一种隔离岛的形状。图1是传统矩形FPGA中逻辑阵列的一个结构图；这种FPGA包括有可编程基元 102，以及由102组成的阵列101 ；图2是可编程基元102的结构图，它包括可编程逻辑块201 和可编程逻辑块输入输出互连开关202和通道互连开关203。正如图1所看到的，从一个可编程基元以最短的距离走到另一个构件，它可以选择的只有相邻的上下左右四个基元，这种排列方式，具有以下几点缺陷。首先，基元之间互连需要较长连线；其次，在一定的范围内的逻辑利用率较低。
技术实现思路
本技术所要解决的技术问题是提供一种克服上述缺陷的FPGA基元及其逻辑阵列。本技术采用的技术方案是一种FPGA基元，包括可配置逻辑块，和环于所述可配置逻辑块分布的互连资源部，所述FPGA基元外形为正六边形。优选的，所述互连资源部包括输入互连开关模块，和通道互连开关模块。本技术还提供一种逻辑阵列，包括至少7个相互紧密拼接的如权利要求1所述的FPGA基元。优选的，所述互连资源部包括输入互连开关模块，和通道互连开关模块。与现有技术相比，本技术的优点在于，使得形逻辑阵列能够最大限度利用逻辑资源，硅片资源，优化互连延迟。附图说明图1是现有的传统的FPGA阵列结构示意图；图2是现有的传统的FPGA阵列中基元的结构示意图；图3是传统的FPGA阵列与四周连接关系结构示意图；图4是本技术的正六边形FPGA阵列结构示意图；图5是本技术的基元结构示意图；图6是本技术的基元与四周基元连接关系示意图。具体实施方式以下结合附图对本技术的实施例做进一步的说明。如图2至图6所示，本技术解决所述技术问题采用的技术方案是，正六边形逻辑阵列，以及组成该阵列的正六边形基元，以及由这种基元重复排列所形成的阵列。所述的基元包括可配置逻辑块，互连资源。所述的互连资源包括了通道间的互连开关模块、互连通道、连接模块。这种基元是正六边形。CLB (即可配置逻辑块)通过连接模块与互连通道连接，再经由互连通道与相邻的CLB连接；其特征在于，以某一个CLB为中心，与这个中心相邻其他CLB模块，成正六边形的分布。一种新的FPGA阵列结构，称之为正六边形逻辑阵列，该结构能有效地提高逻辑利用率和优化互连延迟。具体结构如图4所示。从图中可以看出，不同于矩形或者正四边形的FPGA，本技术的FPGA的逻辑阵列为正六边形，阵列中的每个基元完成可配置逻辑功能，并且基元的形状也是正六边形。以某一正六边形为中心，与该中心相邻的有6个基元。 因此，如果从该中心出发，以最短的距离能够到达6个基元；如图5所示，正六边形FPGA的基元402也是正六边形，作为一个例子，该基元402 包括了一个可配置逻辑块501，501的周围环绕互连资源，包括输入互连开关模块502，以及通道互连开关模块503 ；如图6所示，从一个基元402出发，以最短的走线距离，能够到达6个相同的基元 402。为了比较传统的正四边形逻辑阵列与本技术的优劣，我们设计一种逻辑组合，这种逻辑组合需要占用6个CLB，其中一个CLB驱动另外5个CLB ；对于上述的这种逻辑组合，如果使用传统的正四边形的逻辑阵列，它可能会使用以驱动为中心的5个CLB，再加上对角线上的某个CLB，这种布局方式，对于对角线上的那个 CLB,它与其他CLB的的走线长度不再一致，它需要更长的走线才能到达该CLB ；对于上述的这种逻辑组合，如果使用本技术的逻辑阵列，它也需要占用6个 CLB，此时，将这种逻辑组合映射在这种正六边形的逻辑阵列中，将驱动放置在中心的CLB， 被驱动的功能放置在周围，这样，由驱动达到接收能够均勻地分布延迟，它所需要的走线也更短一些。以上内容是结合具体的实施例对本技术所作的进一步详细说明，不能认定本技术的具体实施只局限于这些说明。对于本技术所属
的普通技术人员来说，在不脱离本技术构思的前提下，还可以做出若干简单推演或替换，都应当视为属于本技术的保护范围。权利要求1.一种FPGA基元，其特征在于，包括可配置逻辑块，和环于所述可配置逻辑块分布的互连资源部，所述FPGA基元外形为正六边形。2.如权利要求1所述的FPGA基元，其特征在于，所述互连资源部包括输入互连开关模块，和通道互连开关模块。3.一种逻辑阵列，其特征在于，包括至少7个相互紧密拼接的如权利要求1所述的 FPGA基元。4.如权利要求1所述的逻辑阵列，其特征在于，所述互连资源部包括输入互连开关模块，和通道互连开关模块。专利摘要本技术涉及一种FPGA基元及其逻辑阵列。一种FPGA基元，包括可配置逻辑块，和环于所述可配置逻辑块分布的互连资源部，所述FPGA基元外形为正六边形。与现有技术相比，本技术的优点在于，使得形逻辑阵列能够最大限度利用逻辑资源，硅片资源，优化互连延迟。文档编号H03K19/177GK202340217SQ20112047726公开日2012年7月18日 申请日期2011年11月26日 优先权日2011年11月26日专利技术者傅啟攀, 孙铁力 申请人:深圳市国微电子股份有限公司本文档来自技高网...

【技术保护点】

【技术特征摘要】

【专利技术属性】
技术研发人员：傅啟攀，孙铁力，
申请(专利权)人：深圳市国微电子股份有限公司，
类型：实用新型
国别省市：