ＩＣ测试方法和设备技术

一种集成电路包括被测器件和嵌入式测试电路。嵌入式测试电路包括多个工艺监测传感器（１４）；门限电路（２２），用于将传感器信号与具有上限和下限的门限窗口比较；以及数字接口（１７），用于输出门限电路信号。工艺监测传感器（１４）包括基于被测器件的电路元件的电路。这种布置能使用与被测器件嵌在一起的工艺监测传感器来监测电路元件性能，如晶体管特性，从而向传感器施加与向被测器件所施加的相同的工艺参数变化。传感器优选地与被测器件的物理布局匹配。

【技术实现步骤摘要】
【国外来华专利技术】
本专利技术一般涉及半导体集成电路的测试，尤其涉及包括集成测试电路(如BIST(内建自测)电路)的集成电路。
技术介绍
测量半导体集成电路(IC)的一种常见测试技术是扫描测试技术。这主要涉及把测试模式(称为“矢量”)发送到器件封装的引脚，并且根据器件的时钟速度来监测特定时间的输出响应。使用一组测试矢量能确定被测器件的性能。这些矢量被设计成能检测器件的生产瑕疵。使用自动测试模式发生器(ATPG)来生成矢量，并且为固定故障、转换故障和路径延迟故障提供测试模式。通常，通过把测试模式加载到系统中的可扫描存储器元件中、把测试数据发送到系统、在系统时钟的一个或多个时钟周期内以正常方式运行该系统、并且捕获系统对测试激励的响应来执行对数字系统(诸如集成电路的内核逻辑)的测试。从系统得到测试响应并且将该测试响应和如果该系统根据设计运行则应当得到的响应进行比较。在所谓的“移位周期”中执行测试模式的扫描，而在所谓的“正常方式周期”中执行用来测量系统响应的系统操作。为了改善各个电路的测试覆盖范围，已研发出DFT(测试设计)工具来把测试电路嵌入到片上系统(SoC)上。例如，内建自测(BIST)电路可以被嵌入到IC设计中来测试各个电路模块。嵌入到片上系统上的每个内核或子内核包括其自身测试输入和输出端口并且需要单独测试，而不受相邻内核的干扰。所谓的包裹单元附接到内核的功能元件为测试数据提供路径来流动。测试端口构成包裹单元的一部分，该包裹单元可以在透明功能方式或测试方式下运行。-->随着VLSI电路复杂度增大以及对内部节点访问的减少，正确测试这些器件的任务正成为主要瓶颈。完全规定混合信号电路性能以及在这些电路中模拟和数字信号的存在所需要的大量参数使得测试变成昂贵而费时的任务。针对可测性设计(DFT)和内建自测(BIST)技术的设计目的在于提高观测性和可控性从而降低测试成本以及提高测试质量。然而，即使使用BIST和DFT，用于模拟电路的测试方法仍依靠规范测试，在规范测试中检查一些或全部响应参数是否符合设计规范。这种规范测试费时而昂贵。
技术实现思路
根据本专利技术，提供了一种集成电路，其包括被测器件和嵌入式测试电路，其中嵌入式测试电路包括：多个过程监测传感器；门限电路，用于将传感器信号与具有上限和下限的门限窗口比较；数字接口，用于输出门限电路信号，其中，工艺监测传感器包括基于被测器件的电路元件的电路。这种布置能使用与被测器件嵌在一起的工艺监测传感器来监测电路元件性能，如晶体管特性，从而向传感器施加了与向被测器件所施加的相同的工艺参数变化。传感器优选地与被测器件的物理布局匹配。传感器优选地在元件尺寸、组成元件的物理层以及在基板上的可能朝向方面与被测器件匹配。这种匹配确保在DUT中的传感器和原始结构都在工艺变化下具有相同性能，这简化了测量。由此，优选地从DUT中的所选结构中得到工艺监测传感器。尽管容易一般化，但是这种选择仍取决于对DUT自身的知晓和分析，所以所得到的DLPM电路和基准电压与DUT规范和研究中的性能指标有关。该方法有效地确定静态误差的共同来源(例如，实现过程中由于工艺参数变化所引起的元件失配)并且随后能够根据查找结果作出-->决定。换言之，找到电路中的主要误差来源，并且针对每个误差来源，定义裸片级工艺监测器(“DLPM”)形式的传感器，该传感器是以提供误差来源的DUT的原始电路元件的一部分的复制为基础的。通过从DUT自身得到DLPM电路，DLPM电路实现一些理想的特性：i)设计成使得该电路对待测量的目标参数的灵敏度最大，ii)与所得到的被测器件的物理布局匹配，iii)体积小而且独立，在断开状态不消耗功率，以及iv)DLPM的设计足够灵活从而能根据其被添加到的片上系统以各种方式进行应用。因此，本专利技术以裸片级工艺监测(DLPM)结构测试的形式提供了一种对BIST的替代。使用额外的电路来执行操作测试，目的在于检测电路故障并且在一定程度上确保满足规范，而无需真正测量功能参数。该测试方法会降低成本并且对于容易而快速测试模拟电路故障、提高可观测性和可控性以及检测灾难性和参数故障来说非常重要。本专利技术的系统没有取代传统的基于规范的测试，而是使用对片上工艺偏差进行监测来提供可靠和互补的方法，以快速丢弃晶圆中的故障电路，并且在没有测试整个器件的情况下提供最终测试。由于故障电路的这种早期检测避免运行传统测试的重要部分，所以这种测试方法可以减小与生产测试相关的成本。在晶圆级上检测有故障器件具有另外的优势，可以避免封装成本(表示总系统成本的25％)。因此，本专利技术提供了片上工艺偏差监测来允许对故障电路的早期识别，从而提供有价值的信息，这些有价值的信息可用来指导测试并且甚至允许对所选的性能指标进行估计。通过指导和监测工艺偏差所获得的信息可以被再次使用并且可以对电路和/或工艺校正进行补充。通过从真实的DUT实施中获得工艺偏差感测电路，可以准确地对DUT的性能进行仿真。例如通过设置测试限制，传感器信息还可以用来对随后的芯片的全面测试所使用的“标称”测试策略进行指导。传感器被优选地设计成将传感器电路对待测量目标参数的敏感-->度最大化。传感器优选地被嵌入到被测器件的集成结构中和/或设置在被测器件的外围设备周围。传感器优选地用于监测工艺参数变化。嵌入式测试电路可以包括数字控制逻辑，作为与外部测试电路的接口，数字控制逻辑访问嵌入式测试电路的扫描链。这允许外部测试电路按照传统方式使用传感器来进行测试。因此，该系统还能容易地进行工艺变化数据的后处理。工艺监测传感器独立于被测器件而被驱动。这意味着由于模拟信号路径中测试电路的原因而不存在额外的电路负载。例如，工艺监测传感器在功能上没有连接到被测器件，而是监测应用于被测器件的工艺参数。传感器和DUT完全独立，在它们之间没有连接。数字接口优选地提供对门限电路信号的采样和数字化处理。工艺监测传感器、至少一个放大器以及门限电路每一个都可以包括基于被测器件的电路元件的电路。传感器可以很小并且独立，并且在断开状态不消耗功率。还可以根据要将传感器添加到的片上系统来采取灵活的方式设计传感器。该系统可以容易地应用于IC、SiP或电路板级。本专利技术还提供了一种测试集成电路的方法，包括对与被测器件有关的嵌入式测试电路进行分析，其中嵌入式测试电路包括多个工艺监测传感器，其包括基于被测器件的电路元件的电路；门限电路，用于将传感器信号与具有上限和下限的门限窗口比较；数字接口，用于输出门限电路信号，其中，该方法包括使用独立于被测器件的操作的嵌入式测试传感器来监测工艺参数变化。附图说明将参考附图详细描述本专利技术的示例，其中：图1a和图1b示意性地示出了本专利技术的测试电路的示例；图2更具体地示出了嵌入式测试电路；图3示出了监测电路的示例；-->图4示出了分成每个都具有测试电路的多个部分的ADC电路；图5更具体地示出了嵌入式测试电路和其他片上电路；图6示出了用于传感器电路的适合电路的示例；图7是用于测试过程的时序图；图8用来说明执行两轮测试以定义测试窗口；图9示出了具有本专利技术示例的嵌入式测试电路的粗调ADC；图10示出了图9的电路中使用的传感器电路的示例；图11a和图11b以图形方式示出了测试结果；以及图12a到图12e用来说明嵌入式测试电路的操作。具体实本文档来自技高网...

【技术保护点】
一种集成电路，包括被测器件和嵌入式测试电路，其中嵌入式测试电路包括：　多个工艺监测传感器（１４）；　门限电路（２２），用于将传感器信号与具有上限和下限的门限窗口比较；　数字接口（１７），用于输出门限电路信号，　其中， 工艺监测传感器（１４）包括基于被测器件的电路元件的电路。

【技术特征摘要】
【国外来华专利技术】EP 2007-5-2 07107300.11.一种集成电路，包括被测器件和嵌入式测试电路，其中嵌入式测试电路包括：多个工艺监测传感器(14)；门限电路(22)，用于将传感器信号与具有上限和下限的门限窗口比较；数字接口(17)，用于输出门限电路信号，其中，工艺监测传感器(14)包括基于被测器件的电路元件的电路。2.如权利要求1所述的电路，还包括至少一个放大器(20)，用于对传感器信号进行放大。3.如权利要求1或2所述的电路，其中传感器(14)被嵌入到被测器件的集成结构中和/或设置在被测器件外设的周围。4.如前述任一权利要求所述的电路，其中传感器(14)用来监测工艺参数变化。5.如前述任一权利要求所述的电路，其中嵌入式测试电路包括数字控制逻辑，作为与外部测试电路的接口，所述数字控制逻辑访问嵌入式测试电路的扫描链(18)。6.如前述任一权利要求...

【专利技术属性】
技术研发人员：阿米尔齐亚约，曼纽尔何塞巴拉甘阿西安，何塞德耶稣皮内达德干维兹，
申请(专利权)人：NXP股份有限公司，
类型：发明
国别省市：NL[荷兰]