一种集成电路制造技术

一种集成电路涉及一种电路，更具体地说，是涉及一种接口电路结构的改进。本发明专利技术就是提供一种防止栅极氧化膜击穿或恶化的集成电路。本发明专利技术包括信号发生电路、电压转换电路、上拉控制电路、下拉控制电路。

【技术实现步骤摘要】

本专利技术涉及一种电路，更具体地说，是涉及一种接口电路结构的改进。
技术介绍
半导体集成电路是将晶体管，二极管等有源元件和电阻器，电容器等无源元件，按 照一定的电路互联，“集成”在一块半导体单晶片上，完成特定的电路或者系统功能。然而，由于科技的发展，半导体集成电路的集成度越来越高，随之而来的是半导体 器件的耐压也越来越低了 ；现有的电路，如果外部半导体即成电路的电压大于栅极氧化膜 电压时，就会造成栅极氧化膜的击穿或恶化；因此，即使是外部电压稍稍高于电源电压的情 况也需要提高原电源电压的输出电路，带来很大的不便。
技术实现思路
本专利技术就是针对上述问题，提供一种防止栅极氧化膜击穿或恶化的集成电路。为实现上述目的，本专利技术采用如下技术方案，本专利技术包括信号发生电路、电压转换 电路、上拉控制电路、下拉控制电路。本专利技术的有益效果由于本专利技术输入以第一电源电位的一个电路的输出信号，根据该电路的输出信号 从输出部向以第二电位为电源电位的其他电路输出信号的输出电路，因此，即便外部电压 大于栅极氧化膜的耐压，也不会把这部分电压加到栅极氧化膜上，从而避免了栅极氧化膜 被击穿或恶化。附图说明图1是本专利技术的电路原理图。 具体实施例方式本专利技术包括信号发生电路、电压转换电路、上拉控制电路、下拉控制电路。所述的信号发生电路由输入信号IN和启动信号EN经过与门连接到N型晶体管N3 的栅极上，输入信号IN经过非门和启动信号EN经过或非门连接到N型晶体管N8的栅极上。所述的电压转换电路由P型晶体管PI、P2、P3、P4，N型晶体管Nl、N2、N3、N4、N5 组成；N型晶体管N1、N2的栅极相连，N1的源极同N2的漏极相连，N1的漏极连接到第一电 源上，N2的源极连接到与门上；P型晶体管P1、P2的源极、栅极分别连接到第二电源上，P型 晶体管P1的漏极连接到P型晶体管P3的源极上，P型晶体管P2的漏极连接到P型晶体管 P4的源极上；P型晶体管P3、P4的漏极分别连接到N型晶体管N3、N4的漏极上，P型晶体 管P3、P4的栅极分别连接到第一电源上；N型晶体管N3的源极连接到N型晶体管N5的漏 极上；N型晶体管N5的栅极连接到第一电源上，源极接地；N型晶体管N4的源极连接到第一 电源上。所述的上拉控制电路由P型晶体管P5、P6组成，P型晶体管P5的源极连接到第二 电源上，栅极连接到P型晶体管P1的栅极上，漏极与P型晶体管P6的源极相连；P型晶体 管P6的栅极连接到第一电源上。所述的下拉控制电路由N型晶体管N7、N8组成，N型晶体管N7的栅极连接到第一 电源上，源极与P型晶体管P6的漏极相连，漏极与N型晶体管N8的源极相连；N型晶体管 N8的栅极连接到或非门的输出端，漏极接地。第一电源的电压小于集成电路栅极氧化膜的耐压，第二电源是外部集成电路的电 源电压。根据输出信号生成第一电源与接地电位的电位差为振幅的第一和第二控制信号 的信号发生电路生成的第一控制信号作为输入，通过变换该第一控制信号的振幅，生成上 拉控制信号并输出的电压转换电路，将从电压转换电路输出的上拉控制信号作为输入，根 据该上拉控制信号的指示控制是否将输出部的电位上拉到第二电源的上拉控制电路和将 信号发生电路生成的第二控制信号作为下拉控制信号输入并根据该下拉控制信号的指示 控制是否将输出部的电位下拉到接地电位的下拉控制电路。权利要求一种集成电路，包括信号发生电路、电压转换电路、上拉控制电路、下拉控制电路。2.根据权利要求1所述的一种集成电路，其特征在于所述的信号发生电路由输入信号 (IN)和启动信号(EN)经过与门连接到N型晶体管(N3)的栅极上，输入信号(IN)经过非门 和启动信号(EN)经过或非门连接到N型晶体管(N8)的栅极上。3.根据权利要求1所述的一种集成电路，其特征在于所述的电压转换电路由P型晶体 管(P1、P2、P3、P4)，N型晶体管(N1、N2、N3、N4、N5)组成；N型晶体管(N1、N2)的栅极相连， (Ni)的源极同(N2)的漏极相连，(Ni)的漏极连接到第一电源上，(N2)的源极连接到与门 上；P型晶体管(P1、P2)的源极、栅极分别连接到第二电源上，P型晶体管(Pl)的漏极连接 到P型晶体管(P3)的源极上，P型晶体管(P2)的漏极连接到P型晶体管(P4)的源极上；P 型晶体管(P3、P4)的漏极分别连接到N型晶体管(N3、N4)的漏极上，P型晶体管(P3、P4) 的栅极分别连接到第一电源上；N型晶体管(N3)的源极连接到N型晶体管(N5)的漏极上； N型晶体管(N5)的栅极连接到第一电源上，源极接地；N型晶体管(N4)的源极连接到第一 电源上。4.根据权利要求1所述的一种集成电路，其特征在于所述的上拉控制电路由P型晶体 管(P5、P6)组成，P型晶体管(P5)的源极连接到第二电源上，栅极连接到P型晶体管(Pl) 的栅极上，漏极与P型晶体管(P6)的源极相连；P型晶体管(P6)的栅极连接到第一电源上。5.根据权利要求1所述的一种集成电路，其特征在于所述的下拉控制电路由N型晶体 管(N7、N8)组成，N型晶体管(N7)的栅极连接到第一电源上，源极与P型晶体管(P6)的漏 极相连，漏极与N型晶体管(N8)的源极相连；N型晶体管(N8)的栅极连接到或非门的输出 端，漏极接地。全文摘要一种集成电路涉及一种电路，更具体地说，是涉及一种接口电路结构的改进。本专利技术就是提供一种防止栅极氧化膜击穿或恶化的集成电路。本专利技术包括信号发生电路、电压转换电路、上拉控制电路、下拉控制电路。文档编号H03K19/0185GK101997532SQ200910012999公开日2011年3月30日 申请日期2009年8月10日 优先权日2009年8月10日专利技术者杜松 申请人:杜松本文档来自技高网...

【技术保护点】
一种集成电路，包括信号发生电路、电压转换电路、上拉控制电路、下拉控制电路。

【技术特征摘要】

【专利技术属性】
技术研发人员：杜松，
申请(专利权)人：杜松，
类型：发明
国别省市：89