一种存储器系统，包括：ＷＣ ２１，通过主机设备以扇区单位从该ＷＣ ２１读出数据和将数据写入该ＷＣ ２１中；ＦＳ １２，以页单位从该ＦＳ １２读出数据和将数据写入该ＦＳ １２中；ＭＳ １１，以轨道单位从该ＭＳ １１读出数据和将数据写入该ＭＳ １１中；ＦＳＩＢ １２ａ，其用作为用于ＦＳ １２的输入缓冲器；以及ＭＳＩＢ １１ａ，其用作为用于ＭＳ １１的输入缓冲器。在ＦＳＩＢ １２ａ中设置ＦＳＢＢ １２ａｃ，该ＦＳＢＢ １２ａｃ具有等于或大于ＷＣ ２１的存储容量的存储容量，且存储在ＷＣ ２１中写入的数据。数据管理单元１２０管理各个存储单元，当判断在这些存储单元当中执行的一种处理超过预定时间时，数据管理单元１２０挂起被判断为超过预定时间的那个处理，并且控制在ＷＣ ２１中写入的数据，以将所述数据保存在ＦＳＢＢ １２ａｃ中。
【技术实现步骤摘要】
【国外来华专利技术】
本专利技术涉及一种包括非易失性半导体存储器的存储器系统。
技术介绍
作为在计算机系统中使用的外部存储装置，安装有诸如NAND型闪速 存储器的非易失性半导体存储器的SSD (固态驱动器)引人注目。与磁盘 装置相比，闪速存储器具有诸如速度高和重量轻的优点。SSD包括多个闪速存储器芯片；控制器，其响应于来自主机设备的 请求而执行对各自的闪速存储器芯片的读/写控制；緩冲存储器，其用于执 行在各自的闪速存储器芯片与主机设备之间的数据传送；电源电路；以及 与主机设备的连M口 (参见例如专利文件1)。非易失性半导体存储器的实例包括其中擦除、写入和读出的单位固定 的非易失性半导体存储器，例如在存储数据时一次以块为单位擦除数据然 后执行写入的非易失性半导体存储器，以及以与NAND型闪速存储器相同 的方式以页为单位执行写入和读出的非易失性半导体存储器。另一方面，这样的单位被称为扇区，该单位用于诸如个人计算机的主 机设备，以将数据写入诸如硬盘的次级存储装置以及从中读出数据。扇区 独立于半导体存储装置的擦除、写入和读出的单位而设定。例如，尽管非易失性半导体存储器的块的大小(块大小)为512kB且 其页的大小(页大小)为4kB，但主机设备的扇区的大小(扇区大小)被 ，没定为512 B。以此方式，非易失性半导体存储器的擦除、写入和读出的单位可大于 主机设备的写入和读出的单位。因此，当通过使用非易失性半导体存储器来配置个人计算机的次级存 储器装置(例如硬盘)时，有必要通过使大小适应于非易失性半导体存储 器的块大小和页大小，写入来自作为主机设备的个人计算机的具有小尺寸 的歸。通过诸如个人计算机的主机设备而记录的数据既具有时间局域性，也 具有空间局域性(例如，参见非专利文件1)。因此，当记录数据时，如 果数据被直接记录在从外部指定的地址中，则重写(即，擦除处理)在时间上集中在特定的区域中，并且擦除次数的偏差增大。因此，在NAND型 闪速存储器中，执行用于使数据更新区段均衡分布的被称为磨损均化 (wear leveling )的处理。在磨损均化处理中，例如，由主机设备指定的逻辑地址被转译为其中 数据更新区段均衡地分布的非易失性半导体存储器的物理地址。已公开了这样一种SSD，其被配置为在闪速存储器和主机设备之间插 入高速緩沖存储器且减少在闪速存储器中的写入次数(擦除次数)(例如， 参见专利文件2)。在具有高速緩冲存储器的这种配置的情况下，当从主 机设备发出写入请求而高速緩冲存储器已满时，执行用于将高速緩冲存储 器中的数据清理(flush)到闪速存储器的处理。 PCT专利申请No. 2007-528079的公开的日文译文日本专利申请7>开No. 2005-222550[非专利文件1David A. Patterson以及John L. Hennessy， "Computer Organization and Design: The Hardware/Software Interface", Morgan Kaufmann Pub， 2004/8/31本专利技术提供一种可在规定的时间内向主机设备返回命令处理响应的存 储器系统。
技术实现思路
一种存储器系统，包括ii用于写入的作为高速緩沖存储器的第一存储区，其包括非易失性半导 体存储元件，由主机设备以第 一单位从该非易失性半导体存储元件读出数据和向该非易失性半导体存储元件写入数据；第二存储区，其包括非易失性半导体存储元件，以第二单位从该非易并且在该非易失性半导体存储元件中，以第三单位擦除数据，所述第三单 位为所述第二单位的两倍或更大的自然数倍；第三存储区，其包括非易失性半导体存储元件，以第四单位从该非易所述第四单位通过将所述第三单位除以二或更大的自然数而获得，并且在 该非易失性半导体存储元件中，以所述第三单位擦除数据；第一输入緩沖器，其包括非易失性半导体存储元件，以所述第二单位入数据，并且在该非易失性半导体存储元件中，以所述第三单位擦除数据， 所述第 一输入緩冲器用作为用于所述第二存储区的输入緩冲器；第二输入緩冲器，其包括非易失性半导体存储元件，以所述第四单位入数据，并且在该非易失性半导体存储元件中，以所述第三单位擦除数据， 所述第二输入緩冲器用作为用于所述第三存储区的输入緩沖器；控制器，其执行第一处理、第二处理和第三处理，所述第一处理用于 在所述第一存储区中从所述主机设备以所述第一单位写入多个数据，所述 第二处理用于将在所述第一存储区中写入的数据清理到所述第一和第二输 入緩沖器，所述第三处理用于将在所述第一和第二输入緩冲器中写入的多 个数据分别清理到所述第二和第三存储区，且将在所述第二存储区中写入 的多个数据清理到所述第二输入緩冲器，其中在所述第 一输入緩冲器中设置保存緩冲器，所述保存緩冲器具有等于 或大于所述第 一存储区的存储容量的存储容量且存储在所述第 一存储区中 写入的数据。附图说明图1是SSD的配置实例的框图2是包括在NAND存储器芯片中的一个块的配置实例以及在四进制 数据存储系统中的阈值分布的图3是驱动控制电路的硬件内部配置实例的框图； 图4是处理器的功能配置实例的框图5是在NAND存储器和DRAM中形成的功能配置的框图6是与从WC到NAND存储器的写入处理有关的详细功能框图7是LBA逻辑地址的图8是在数据管理单元中的管理表的配置实例的图9是RC蔟(cluster)管理表的实例的图IO是WC蔟管理表的实例的图ll是WC轨道(track)管理表的实例的图12是轨道管理表的实例的图13是FS/IS管理表的实例的图14是MS逻辑块管理表的实例的图15是FS/IS逻辑块管理表的实例的图16是FS/IS内簇管理表的实例的图17是逻辑至物理转换表的实例的图18是读处理的操作实例的流程图19是写处理的操作实例的流程图20是在部件之间的数据的流动中的输入与输出的组合以及该流动 的起因的图21是NAND存储器的更详细配置的图；以及 图22是旁路模式的操作流的实例的流程图。具体实施方式下面，将参考附图详细解^^根据本专利技术的存储器系统的最佳实施方式。 (实施例)下面将参考附图解释本专利技术的实施例。在下面的解释中，具有相同功 能和配置的部件由相同的参考标号和符号表示。仅当必要时才进行对这些 部件的重复解释。首先，定义在该说明书中使用的术语。物理页在NAND存储器芯片中可以共同地写入和读出的单位。物理 页大小为例如4kB。然而，不包括添加到SSD中的主数据(用户数据等) 的诸如镣溪校正码的冗余位。通常，4 kB +冗余位(例如，几十B)是在 存储器单元中同时写入的单位。然而，为了便于解释，如上所述地定义物 理页。逻辑页在SSD中设定的写入和读出单位。逻辑页与一个或多个物理 页相关联。例如，在8-位正常模式下，逻辑页大小为4kB，而在32-位的 双速模式下，逻辑页大小为32kB。然而，不包括冗余位。物理块可以在NAND存储器芯片中独立地擦除的最小单位。物理块 包括多个物理页。物理块大小为例如512kB。然而，不包括添加到SSD中 的主数据的诸如镣溪校正码的冗余位。通常，512 kB+冗余位(例如，几 十kB)是同时擦除的单位。然而，为了便于解释，如上所述地定义物理块。逻辑块在SSD中设定的擦除单位。本文档来自技高网...
【技术保护点】
一种存储器系统，包括： 作为高速缓冲存储器的第一存储区，其包括在易失性半导体存储器中； 第二存储区和第三存储区，其包括在非易失性半导体存储器中，在所述第二存储区和所述第三存储区中，通过页单位执行数据读取和写入，且通过块单位执行数 据擦除，所述块单位的大小为所述页单位的大小的两倍或更大的自然数倍； 第一输入缓冲器，其包括在所述非易失性半导体存储器中，配置用于在所述第一存储区与所述第二存储区之间进行缓冲； 第二输入缓冲器，其包括在所述非易失性半导体存储器中， 配置用于在所述第一存储区与所述第三存储区之间进行缓冲； 保存缓冲器，其存储容量等于或大于所述第一存储区的存储容量；以及 控制器，其通过与一个或多个块相关联的逻辑块单位将所述非易失性半导体存储器的存储区分配给所述第二存储区和所述第 三存储区以及所述第一输入缓冲器和所述第二输入缓冲器，其中 所述控制器执行： 第一处理，其用于以扇区单位将多个数据写入所述第一存储区中； 第二处理，其用于以第一管理单位将存储在所述第一存储区中的数据清理至所述第一输入缓冲器， 所述第一管理单位的大小为所述扇区单位的两倍或更大的自然数倍； 第三处理，其用于以第二管理单位将存储在所述第一存储区中的数据清理至所述第二输入缓冲器，所述第二管理单位的大小为所述第一管理单位的两倍或更大的自然数倍； 第四处理，其用 于将所述第一输入缓冲器中所有页都被写入的逻辑块重新定位至所述第二存储区； 第五处理，其用于将所述第二输入缓冲器中所有页都被写入的逻辑块重新定位至所述第三存储区； 第六处理，其用于以所述第二管理单位将存储在所述第二存储区中的多个数 据清理至所述第二输入缓冲器；以及 第七处理，其用于将写入在所述第一存储区中的所有有效数据写入所述保存缓冲器中，并且 当接收到要求所述第二处理和所述第三处理中的至少一个的写入请求时，以及当判断正执行的包括所述第四处理至所述第六处理 的输入缓冲器清理处理超过预定时间时，挂起所述输入缓冲器清理处理，并且执行包括所述第七处理的旁路处理。...
【技术特征摘要】
【国外来华专利技术】...
【专利技术属性】
技术研发人员：矢野纯二，松崎秀则，初田幸辅，
申请(专利权)人：株式会社东芝，
类型：发明
国别省市：JP[日本]
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。