存储器系统技术方案

一种根据本发明专利技术实施例的存储器系统，包括：通过提供正向查找表和反向查找表并链接这些表来增加遍及管理表的搜寻的处理速度，其中正向查找表用于例如分别以轨道和簇为单位从逻辑地址中搜寻数据与逻辑地址对应的存储装置位置，所述反向查找表用于从存储装置的位置搜寻在该位置中存储的逻辑地址。

【技术实现步骤摘要】
【国外来华专利技术】
本专利技术涉及一种包括非易失性半导体存储器的存储器系统。
技术介绍
作为在计算机系统中使用的外部存储装置，安装有诸如NAND型闪速 存储器的非易失性半导体存储器的SSD (固态驱动器)引人注目。与磁盘 装置相比，闪速存储器具有诸如速度高和重量轻的优点。SSD包括多个闪速存储器芯片；控制器，其响应于来自主机设备的 请求而执行对各自的闪速存储器芯片的读/写控制；緩冲存储器，其用于执 行在各自的闪速存储器芯片与主机设备之间的数据传送；电源电路；以及 与主机i殳备的连接接口 (参见例如专利文件l)。非易失性半导体存储器的实例包括其中擦除、写入和读出的单位固定 的非易失性半导体存储器，例如，在存储数据时， 一但以块为单位擦除数 据，然后执行写入的非易失性半导体存储器，以及以与NAND型闪速存储 器相同的方式以页为单位执行写入和读出的非易失性半导体存储器。另一方面，这样的单位被称为扇区，该单位用于诸如个人计算机的主 机设备，以将数据写入诸如硬盘的次级存储装置以及从中读出数据。扇区 独立于半导体存储装置的擦除、写入和读出的单位而设定。例如，尽管非易失性半导体存储器的块的尺寸(块尺寸)为512 kB且 其页的尺寸(页尺寸)为4kB，但主机设备的扇区的尺寸(扇区尺寸)被 i殳定为512 B。以此方式，非易失性半导体存储器的擦除、写入和读出的单位可大于 主机设备的写入和读出的单位。8因此，当通过使用非易失性半导体存储器来配置个人计算机的次级存 储器装置(例如硬盘)时，有必要通过使尺寸适应于非易失性半导体存储 器的块尺寸和页尺寸，写入来自作为主机设备的个人计算机的具有小尺寸 的数据。通过诸如个人计算机的主机设备而记录的数据既具有时间局域性，也 具有空间局域性(例如，参见非专利文件1)。因此，当记录数据时，如 果数据被直接记录在从外部指定的地址中，则重写(即，擦除处理)在时间上集中在特定的区域中，并且擦除次数的偏差增大。因此，在NAND型 闪速存储器中，执行用于使数据更新区段均衡分布的被称为磨损均化 (wear leveling )的处理。在磨损均化处理中，例如，由主机设备指定的逻辑地址-陂转译为其中 数据更新区段均衡地分布的非易失性半导体存储器的物理地址。当在执行地址转译时使用这种NAND闪速存储器配置大容量次级存 储装置时，需要使来自作为主机设备的个人计算机的小尺寸数据适应于非 易失性半导体存储器的块尺寸和页尺寸，并写入数据。在这种数据管理中， 如果数据管理的单位是小尺寸(例如，页尺寸)，则管理表的尺寸增加， 并且不适应二级存^^殳备的控制器的主存储器。不能够高速执行地址转换。 在通过管理表的搜寻中，如果搜寻处理时间长，则不能够有效利用闪速存 储器比磁盘装置更快的这样的闪速存储器优点。这样，根据作为二级存储 装置的NAND闪速存储器的容量的增加，管理表的尺寸不可避免地增加。 因此，需要一种尽可能多地降低管理表容量的方法，以及一种增加管理表 的搜寻处理速度的方法。附图说明图1是SSD (固态驱动器)100的配置实例的框图。SSD 100通过存 储器连揍接口，例如ATA接口 (ATA I/F)2,连接到主机设备l，例如 个人计算机或CPU核，并且用作主机设备l的外部存储器。通过通信接口 3，例如RS232C接口 (RS232CI/F) ， SSD 100可以将数据传送到用于除 错(debug)和制造检验的设备200并从其接收数据。SSD 100包括作为非 易失性半导体存储器的NAND型闪速存储器(下文中简称为NAND存储器)10、作为控制器的驱动控制电路4、作为易失性半导体存储器的DRAM20、电源电路5、用于状态显示的LED 6、检测驱动器中的温度的温度传感器7、以及熔丝8。电源电路5从由主机设备1侧的电源电5$^应的外部DC电力产生多个不同的内部DC电源电压，并将这些内部DC电源电压供应至SSD 100中的各个电路。电源电路5检测外部电源的上升沿，产生通电复位信号，并且将该通电复位信号供应至驱动控制电路4。熔丝8设置在主机设备1一侧的电源电路与SSD 100中的电源电路5之间。当从外部电源电5^#应过电流时，熔丝8断开，以防止内部电路发生故障。NAND存储器10具有四个并行操作元件10a至10d，其执行四个并行操作。 一个并行操作元件具有两个NAND存储器封装。NAND存储器封装中的每一个包括多个堆叠的NAND存储器芯片(例如，l个芯片-2GB)。在图1的情况下，NAND存储器封装中的每一个包括堆叠的四个NAND存储器芯片。NAND存储器10具有64 GB的容量。当NAND存储器封装中的每一个包括堆叠的八个NAND存储器芯片时，NAND存储器IO具有128GB的容量。DRAM 20用作为用于在主机设备1与NAND存储器10之间的数据传送的高速緩冲存储器以及用于工作区的存储器。可使用FeRAM(铁电随fe^取存储器)、PRAM (相变随;lM!vlM!"储器)或MRAM (磁电阻随机存取存储器)来代替DRAM 20。驱动控制电路4通过DRAM 20在主机设备1与NAND存储器10之间执行数据传送控制，并且控制SSD 100中的各个部件。驱动控制电路4将用于状态显示的信号供应至用于状态显示的LED 6。驱动控制电路4还具有从电源电路5接收通电复位信号且将复位信号和时钟信号供应至在自身电路和SSD 100中的各个单元的功能。NAND存储器芯片中的每一个通过将多个物理块排成阵列作为数据擦除的单位而配置。图2 (a)是包括在NAND存储器芯片中的一个物理块的配置实例的电路图。每个物理块包括沿着X方向依次排成阵列的(p+1)个NAND串(p为等于或大于0的整数)。包括在该(p+1)个NAND串的每一个中的选择晶体管ST1的漏极连接至位线BL0至BLp，并且其栅 极共同地连接至选择栅极线SGD。选择晶体管ST2的源极共同地连接至源 极线SL ，并且其栅极共同地连接至选择栅极线SGS 。存储器基元晶体管MT中的每一个包括MOSFET(金属氧化物半导体 场效应晶体管)，该MOSFET包括形成于半导体基底上的堆叠栅极结构。 该堆叠栅极结构包括经由栅极绝缘膜而形成于半导体基底上的电荷存储层 (浮置栅极电极)，以及经由栅极间绝缘膜而形成于该电荷存储层上的控 制栅极电极。阈值电压根据在浮置栅极电极中累积的电子的数目而变化。 存储器基元晶体管MT根据阔值电压的差异而存储数据。存储器基元晶体 管MT可被配置为存储一个位或可被配置为存储多值(等于或大于两个位 的数据)。存储器基元晶体管MT不限于具有浮置栅极电极的结构，并且可以为 诸如MONOS (金属-氧化物-氮化物-氧化物-硅)型的结构，该结构可通过 使氮化物膜界面作为电荷存储层来俘获电子而调整阈值。类似地，MONOS 结构的存储器基元晶体管MT可被配置为存储一个位或可被配置为存储多 值(等于或大于两个位的数据)。在每一个NAND串中，(q+l)个存储器基元晶体管MT排列在选择 晶体管ST1的源极与选择晶体管ST2的漏极之间，使得其电流路径串联连 接。换句话说，存储器基元晶体管MT在Y方向上串联连接，使得相邻的 存储器基元晶体管MT共享扩散区域(源极区域或漏极区域)。存储器基元晶体本文档来自技高网...

【技术保护点】
一种存储器系统，包括：　作为高速缓冲存储器的第一存储区，其包括在易失性半导体存储器中；　第二存储区和第三存储区，其包括在非易失性半导体存储器中，在所述第二存储区和所述第三存储区中，通过页单位执行数据读取和写入，且通过物理块单位执 行数据擦除，所述物理块单位的尺寸为所述页单位的尺寸的两倍或更大的自然数倍；　控制器，其通过与一个或多个所述物理块相关联的逻辑块单位将所述非易失性半导体存储器的存储区分配给所述第二存储区和所述第三存储区，其中　所述控制器执行：　 　第一处理，将从所述第一存储区排挤的扇区单位的多个数据写入到所述第二存储区，作为第一管理单位的数据；　第二处理，将从所述第一存储区排挤的扇区单位的多个数据写入到所述第三存储区，作为第二管理单位的数据，所述第二管理单位的尺寸为所述第一 管理单位的尺寸的两倍或更大的自然数倍；　第三处理，将所述第二存储区中存储的数据排挤至所述第三存储区，作为所述第二管理单位的数据；　第四处理，选择所述第二存储区中存储的第一管理单位的多个有效数据，并将所述有效数据重新写入新逻辑块； 以及　第五处理，选择所述第三存储区中存储的第二管理单位的多个有效数据，并将所述有效数据重新写入新逻辑块；　所述控制器包括：　正向查找第一管理表，从第二管理单位的逻辑地址提取包括以下信息的第一管理信息，即指示与第二管理单位的 逻辑地址对应的在所述第二管理单位的数据的第二或第三存储区中的存储位置的逻辑块地址的信息，以及由所述逻辑块地址指定的逻辑块中的第二管理单位的数据的存储位置的信息，以及到第二管理表中的属于第二管理单位的对应逻辑地址的条目的链接信息；　正向 查找第二管理表，其具有第二管理单位的每个逻辑地址的条目，所述正向查找第二管理表是这样的表，从第一管理单位的逻辑地址提取包括以下信息的第二管理信息，即指示与第一管理单位的逻辑地址对应的在所述第一管理单位的数据的第二存储区中的存储位置的逻辑块地址的信息，以及由所述逻辑块地址指定的逻辑块中的第一管理单位的数据的存储位置的信息，以及到登记于第四管理表中的逻辑块地址的链接信息；　反向查找第三管理表，其中为每个逻辑块地址登记有包括以下信息的第三管理信息，即到在第一管理表中登记的第二 管理单位的逻辑地址的链接信息，所述反向查找第三管理表是这样的表，从逻辑块地址提取与第二管理单位的数据对应的第二管理单位的地址，...

【技术特征摘要】
【国外来华专利技术】...

【专利技术属性】
技术研发人员：矢野纯二，初田幸辅，松崎秀则，
申请(专利权)人：株式会社东芝，
类型：发明
国别省市：JP[日本]