一种高密度积层印制电路板制造技术

本实用新型专利技术涉及一种高密度积层印制电路板，该电路板的结构易于实现高集成化和导电层薄型化。该电路板的下层是芯片、芯片上部设有高分子聚合物薄膜层，高分子聚合物薄膜层上面设有电子器件及将各电子器件连接起来的电镀铜。根据需要，高分子聚合物薄膜层和电镀铜为两层或两层以上相叠加的结构。本实用新型专利技术的优点是：品质可靠，易于实现高集成化和薄型化。（*该技术在2018年保护过期，可自由使用*）

【技术实现步骤摘要】

本技术涉及一种高密度积层电路板结构。
技术介绍
目前，在电子电路
中，导电层趋于更薄化。2006年0.4mm端子 间距的CSP的手机主板的普及，不仅使电路图形微细化、板厚薄型化，而且 导电层厚度也发生了新的转变。目前，在手机主板的电路形成工艺法上，日本还是以减成法为主流。电路 板的导电层制作完成后的最薄制作工艺的极限为27um左右，这样的导电层 厚度，对于制作微细的线路(如L/S小于50um/50um)形成了障碍。近年来许多PCB厂家在该领域展开了研发工作，并在0. 4mm端子间距CSP 的手机主板的导电层厚度上有了新的突破。目前日本各个手机主板生产厂普 遍达到20um厚的导电层；有的厂家如大日本印刷、松下电器、夕口一八一 电子工业等己能够将导电层制造得小于20 p m。导电层更薄化的实现，目前主要采用三种工艺(a) 对导电层进行全面的蚀刻，将导电层减薄；由于要实施微蚀加工， 因而制造成本有所提高。(b) 在对导通孔进行铜电镀加工的同时，形成薄的导电层。日本一印刷 公司制作的手机用主板采用这种工艺，使导电层的厚度达到14ym。(c) 不采用铜箔(即基板材料未覆铜箔)作为导电层，而是通过在绝缘 基材上进行全面的电镀而形成比一般铜箔更薄的导电层。在日本的手机PCB 制造厂家中，采用减成法的有松下电子部品、山梨松下电子公司为典型。在日本，有些手机PCB生产厂家采用减成法，并在大生产线上实现了 L/S二50 u m/50 u m。但目前多数日本手机PCB生产厂家则认为，采用减成法生 产L/S=50 u m/50 u ra的程度，已是此工艺法所能达到的极限。采用化学方法镀铜的缺点是采用化学试剂，作业环境差，电镀处理时 间长。
技术实现思路
本技术的目的是提供一种采用聚合物导电膜法制成的一种高密度积 层印制电路板，该电路板的结构易于实现高集成化和导电层薄型化。 本技术通过以下技术方案实现一种高密度积层印制电路板，该电路板的下层是芯片、芯片上部设有高 分子聚合物薄膜层，高分子聚合物薄膜层上面设有电子器件及将各电子器件 连接起来的电镀铜。所述的电镀铜和电子器件上层还设有高分子聚合物薄膜层，高分子聚合 物薄膜层上面设有电子器件及将各电子器件连接起来的电镀铜，上下层电镀 铜相连接；高分子聚合物薄膜层和电镀铜为两层或两层以上相叠加的结构。与现有技术相比，本技术的优点是1) 取消了与化学镀铜有关的化学试剂；2) 改善了作业环境和简化废水处理；3) 縮减了电镀工艺，减少了电镀装置，縮减了处理时间；4) 简化了镀液分析管理，无需专门的分析控制仪器，根据产量只需适时补充 少量镀液；5) 提高了品质可靠性，防止高板厚/孔径比的小孔内，由于氢气引起的针孔现 象，提高了多层板内层铜与铜镀层之间的附着力。附图说明 图1是本技术的整体结构图。 图2是本技术的层间结构图。 图3是实施例2的层间结构图。具体实施方式实施例1见图l、图2， 一种高密度积层印制电路板，该电路板的下层是芯片3、 芯片3上部设有高分子聚合物薄膜层2，高分子聚合物薄膜层2上面设有电子 器件及将各电子器件连接起来的电镀铜1。实施例2见图l、图3， 一种高密度积层印制电路板，该电路板的下层是芯片3、 芯片3上部设有高分子聚合物薄膜层2，高分子聚合物薄膜层2上面设有电子 器件及将各电子器件连接起来的电镀铜1。电镀铜1和电子器件上层还设有高 分子聚合物薄膜层2，高分子聚合物薄膜层2上面设有电子器件及将各电子器 件连接起来的电镀铜l，上下层电镀铜相连接；高分子聚合物薄膜层2和电镀 铜1为两层或两层以上相叠加的结构。该结构可根据实际需要实现印制电路 板的高集成化和导电层薄型化，空间结构紧密。本文档来自技高网...

【技术保护点】
一种高密度积层印制电路板，其特征在于，该电路板的下层是芯片、芯片上部设有高分子聚合物薄膜层，高分子聚合物薄膜层上面设有电子器件及将各电子器件连接起来的电镀铜。

【技术特征摘要】
1、一种高密度积层印制电路板，其特征在于，该电路板的下层是芯片、芯片上部设有高分子聚合物薄膜层，高分子聚合物薄膜层上面设有电子器件及将各电子器件连接起来的电镀铜。2、 根据权利要求l所述的一种高密度积层印制电路板...

【专利技术属性】
技术研发人员：张健，
申请(专利权)人：鞍山市正发电路有限公司，
类型：实用新型
国别省市：21[中国|辽宁]