【技术实现步骤摘要】
本专利技术涉及半导体制造
,特别涉及一种。
技术介绍
随着集成电路的制作向超大规模集成电路(ULSI)发展,内部的电路密度越来越 大,所含元件数量不断增加,使得晶片的表面无法提供足够的面积来制作所需的互连线 (Interco皿ect)。因此,为了配合元件縮小后所增加的互连线需求,两层以上的多层金属互 连线的设计,成为超大规模集成电路技术所必须采用的方法。其中,进入O. 18微米工艺技 术后,常采用铜和低介电常数(低k值,low dielectric constant)介质层的双镶嵌结构, 其可以减小金属电阻及芯片的互连延迟,已成为高集成度、高速逻辑集成电路芯片制造的 最佳方案。 双镶嵌结构通过在层间介质层内刻蚀形成通孔和沟槽,填充入导电材料,并利用 化学机械研磨方法去除额外的导电材料,实现既能为每一金属层产生通孔又能产生引线。 下面简单介绍一种常用的,图1至6为说明现有的双镶嵌 结构形成方法的器件剖面示意图。图l为现有的双镶嵌结构形成方法中形成通孔图形后的 器件剖面示意图,如图1所示,先在要形成双镶嵌结构的衬底101上沉积一层刻蚀停止层 102,再在该刻 ...
【技术保护点】
一种双镶嵌结构的形成方法,其特征在于,包括步骤:提供表面具有导电结构的衬底;在所述衬底上形成第一介质层;在所述第一介质层上形成通孔图形;以所述通孔图形为掩膜进行第一刻蚀,在所述第一介质层内形成通孔开口;在已形成通孔开口的所述衬底上覆盖第二介质层,且其厚度至少填满所述通孔开口;对所述第二介质层进行第二刻蚀,至衬底上所述通孔开口以外的区域曝露出所述第一介质层;在进行第二刻蚀后的所述衬底上形成第三介质层;在所述第三介质层上形成沟槽图形;以所述沟槽图形为掩膜进行第三刻蚀,形成沟槽,且所述沟槽下方至少有一个所述通孔开口;去除形成沟槽后的所述衬底上残留的所述第二介质层和第三介质层;在所 ...
【技术特征摘要】
一种双镶嵌结构的形成方法,其特征在于,包括步骤提供表面具有导电结构的衬底;在所述衬底上形成第一介质层;在所述第一介质层上形成通孔图形;以所述通孔图形为掩膜进行第一刻蚀,在所述第一介质层内形成通孔开口;在已形成通孔开口的所述衬底上覆盖第二介质层,且其厚度至少填满所述通孔开口;对所述第二介质层进行第二刻蚀,至衬底上所述通孔开口以外的区域曝露出所述第一介质层;在进行第二刻蚀后的所述衬底上形成第三介质层;在所述第三介质层上形成沟槽图形;以所述沟槽图形为掩膜进行第三刻蚀,形成沟槽,且所述沟槽下方至少有一个所述通孔开口;去除形成沟槽后的所述衬底上残留的所述第二介质层和第三介质层;在所述通孔开口和沟槽内填充金属,形成双镶嵌结构。2. 如权利要求1所述的形成方法,其特征在于所述第二刻蚀的腔室压力...
【专利技术属性】
技术研发人员:孙武,尹晓明,沈满华,
申请(专利权)人:中芯国际集成电路制造北京有限公司,
类型:发明
国别省市:11[中国|北京]
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。