半导体集成电路制造技术

本申请公开了一种半导体集成电路，其包括被保护电路；以及与被保护电路形成在同一半导体衬底上适于保护被保护电路的保护元件，其中保护元件包括其阳极连接在一起以形成浮动节点，其阴极连接至被保护电路的两个二极管，这两个二极管在半导体衬底的阱中阱结构中形成，并且阱中阱结构包括形成浮栅的Ｐ型阱、通过衬底深部侧围绕除了衬底前侧的Ｐ型阱的表面以形成一个二极管的阴极的Ｎ型阱，以及在Ｐ型阱中形成的以形成另一个二极管的阴极的第一Ｎ型区域。

【技术实现步骤摘要】

本专利技术涉及具有连接到被保护的元件或电路(被保护电路)以消除输入噪声的保 护元件的半导体集成电路。
技术介绍
—些半导体集成电路具有保护元件，其适于执行静电放电(ESD)以防止内电路遭 受从外部端子进入电路的静电。 在连接至内电路的两条配线之间连接ESD保护元件。例如，这两条配线中的一条 是电源电压VDD的供给线(下文称作VDD线)或参考电压VSS(例如，GND电压)的供给线 (下文称作VSS线)。这两条配线中的另一条是信号线。另一方面，在VDD和VSS线之间可 以连接电源线放电元件( 一种ESD保护元件)，以通过使VDD线的电荷向VSS线放电而确保 可靠的ESD保护。 闸晶管可以用作ESD保护元件(例如，参考Chih-Yao Huang等，用于串 行I/O IC的ESD保护和闩锁预防的最优化设计，Microelectronics Reliability 44(2004)213-221)。 —些ESD保护元件具有单个或多个连接在两条配线之间以面向相同方向的二极 管。这种保护元件将在下文被称作单向二极管保护元件。 例如，如果单向二极管保护元件连接在在VDD线和信号线之间，其连接方向为当 信号线外加的电压高于VDD线电压时而导通。另一方面，如果单向二极管保护元件连接在 VSS线和信号线之间，其连接方向为以信号线的外加电压低于VSS线电压时而导通。 —些ESD保护元件使用在两条配线之间设置的GGMOS(栅极接地的MOSFET)(例 如，参考日本专利第3327060号)。GGMOS与构成内电路的MOSFET同时形成。 GGMOS保护元件是栅极和源极短路的所谓二极管连接型晶体管。因此，这种保护元 件不得不以与二极管同样的合适取向而被连接。GGMOS保护元件以与上述的单向二极管保 护元件相同的取向在两条配线间被连接。
技术实现思路
闸晶管在导通时阻抗低，使它适于通过大电流。然而，它具有高触发电压，使得难以调节触发电压。结果，在低耐压的内电路中使用闸晶管可能在闸晶管导通前损坏内电路。 例如，GGMOS和单向二极管保护元件不适用于其信号电位由于信号DC电平的显著 的波动而可能超过VDD电位或低于VSS电位的信号线。原因是当提供超过VDD电位或低于 VSS电位的电位时，这些保护元件将输入电位限制(clip)在VDD或VSS水平。这导致具有4这种波形的信号失真。 此外，GGM0S保护元件可能由于它的寄生电容大而不能追踪高频信号输入，从而导 致信号衰减。 本专利技术实施例的目标是提供具有保护元件的半导体集成电路，其中，保护元件具 有能防止或抑制信号波失真的小的寄生电容。 根据本专利技术第一模式的半导体集成电路包括被保护电路和保护元件。保护元件与 被保护电路在同一半导体衬底上形成以保护被保护电路。 保护元件包括两个二极管。这两个二极管的阳极连接在一起以形成浮动节 点。这两个二极管的阴极连接到被保护电路。这两个二极管在半导体衬底的阱中阱 (well-in-well)结构中形成。 阱中阱结构包括形成浮栅的P型阱、N型阱和第一N型区域。N型阱通过衬底深部 侧环绕P型阱的除了在衬底前侧(front side，正面)之外的表面，这样形成其中一个二极 管的阴极。第一 N型区域在P型阱中形成，形成另一个二极管的阴极。 根据本专利技术第二模式的半导体集成电路包括信号输入端子和至少一个保护元件。 输入信号加到信号输入端子。保护元件连接在电源电压和参考电压的电压供给端子中的至少 一个和输入端子之间。半导体集成电路还包括经由耦合电容连接到输入端子的被保护电路。 被保护电路和保护元件形成在同一半导体衬底上。 保护元件包括两个二极管。这两个二极管的阳极连接在一起以形成浮动节点。这 两个二极管的阴极连接到被保护电路。 这两个二极管在半导体衬底的阱中阱结构中形成。 阱中阱结构包括形成浮栅的P型阱、N型阱和第一 N型区域。N型阱利用衬底深部 侧环绕除了在衬底前侧之外的P型阱的表面，这样形成一个二极管的阴极。第一 N型区域 在P型阱中形成，形成另一个二极管的阴极。 在上述根据本专利技术实施例的结构中，以两个二极管的阳极连接在一起形成的所谓 背靠背(back-to-back)结构连接的二极管形成保护元件。因此，保护元件在电容上等效于 串联连接的两个PN结的电容。结果，这个保护元件的电容显著小于栅电容影响输入信号的 GGM0S和其它类型的保护元件的电容。 在电源电压和参考电压的电压供给端子中的至少一个与被保护电路的输入端子 之间连接保护元件，例如，如第二模式那样。 在第一和第二模式中，两个二极管的公共阳极形成浮动节点。因此，如果加到保护 元件的电压由于电涌而急剧升高，那么公共阳极的电位也将急剧升高，依靠公共阳极连接 位置的电位导通二极管中的一个。这导通了 NPN型寄生双极型晶体管，急剧减小了保护元 件在此之前的阻抗，并且迅速消除了电涌。 此外，在第二模式中，输入端子经由耦合电容连接到被保护电路的输入端。结果， 来自输入端子的电涌直接加到保护元件。保护元件是双向二极管保护元件。因此，即使在 输入端子的DC电平变化的情况下，输入信号仍然在差不多的大电压范围中保持不失真。附图说明 图1是根据第一实施例的半导体集成电路的主要组件的配置 图2是比图1所示的配置图更详细的包括保护元件的等效电路的配置图； 图3是根据第二实施例的半导体集成电路的主要组件的配置图； 图4是根据第三实施例的半导体集成电路的主要组件的配置图； 图5A和图5B是根据第四实施例的半导体集成电路的保护元件的平面图和截面图； 图6是图5A和图5B所示的发射极E和集电极C的配置的概要图(generalized diagram); 图7A和图7B是根据第五实施例的半导体集成电路的保护元件的平面图和截面 图； 图8A和图8B是在图7A和图7B的基础上示出了二极管符号和连接线的平面图和 截面图； 图9A 图9C是第五实施例和其改进实例的保护元件的等效电路图； 图10A和图10B是第五实施例中的连接部的放大平面图和放大截面图； 图IIA和图IIB是第五实施例中的硅化连接部的放大平面图和放大截面图； 图12A 图12F是用于形成图IIA和图11B所示的结构的制造工艺步骤的截面 图； 图13是根据第六实施例的半导体集成电路的主要组件的配置图； 图14A和图14B是图7A和图7B所示的保护元件的改进实例(与图9C相关联的实例)的平面图和截面图； 图15A和图15B是图5A和图5B所示的保护元件的改进实例(与图9C相关联的 实例)的平面图和截面图； 图16A和图16B是图7A和图7B所示的二维图案的改进实例的平面图和截面图； 图17A和图17B是图IOA和图10B所示的二维图案的改进实例的平面图和截面 图； 图18A和图18B是图IIA和图11B所示的二维图案的改进实例的平面图和截面 图； 图19是比较实例1的配置图；以及 图20是比较实例2的配置图。具体实施例方式本专利技术实施例提供具有保护元件的半导体集成电路，其中，保护元件具有用于防 止或抑制信号波失真的小寄生电容。 下面将描述本专利技术的优选实施例。将以下列顺序给出描述1.第一实施例设置有两个保护元件， 一个在VDD侧，另一个在VSS侧2.第二实施例仅在vss侧设置保本文档来自技高网...

【技术保护点】
一种半导体集成电路，包括：被保护电路；以及保护元件，与所述被保护电路在同一半导体衬底上形成，并且适于保护所述被保护电路，其中所述保护元件包括两个二极管，它们的阳极连接在一起以形成浮动节点并且两个阴极连接至所述被保护电路，所述两个二极管在所述半导体衬底的阱中阱结构中形成，并且所述阱中阱结构包括：Ｐ型阱，形成浮栅，Ｎ型阱，通过衬底深部侧围绕所述Ｐ型阱的除了在衬底前侧之外的表面，以形成所述二极管中的一个的阴极，以及第一Ｎ型区域，在所述Ｐ型阱中形成，从而形成另一个所述二极管的阴极。

【技术特征摘要】
JP 2008-11-28 2008-305039一种半导体集成电路，包括被保护电路；以及保护元件，与所述被保护电路在同一半导体衬底上形成，并且适于保护所述被保护电路，其中所述保护元件包括两个二极管，它们的阳极连接在一起以形成浮动节点并且两个阴极连接至所述被保护电路，所述两个二极管在所述半导体衬底的阱中阱结构中形成，并且所述阱中阱结构包括P型阱，形成浮栅，N型阱，通过衬底深部侧围绕所述P型阱的除了在衬底前侧之外的表面，以形成所述二极管中的一个的阴极，以及第一N型区域，在所述P型阱中形成，从而形成另一个所述二极管的阴极。2. 根据权利要求l所述的半导体集成电路，其中所述N型阱和所述第一 N型区域中的一个连接到所述被保护电路的信号配线， 所述N型阱和所述第一N型区域中的另一个连接至连接到所述被保护电路的另一条配 线，以及所述P型阱不连接到经由绝缘层压在所述半导体衬底上的多条配线中的任意一条。3. 根据权利要求l所述的半导体集成电路，其中第二 N型区域在所述P型阱中与所述第一 N型区域间隔一段距离形成， 所述第二 N型区域电连接到所述N型阱以形成由所述第二 N型区域、所述P型阱和所 述第一 N型区域构成的横向晶体管的衬底内结构。4. 根据权利要求3所述的半导体集成电路，其中栅电极经由栅绝缘膜与彼此相隔一段距离的所述第一和第二N型区域之间的P型阱部 分相对形成，并且如同所述第二 N型区域一样，所述栅电极电连接到所述N型阱。5. 根据权利要求l所述的半导体集成电路，包括用于...

【专利技术属性】
技术研发人员：马渡浩三，矢野元康，
申请(专利权)人：索尼株式会社，
类型：发明
国别省市：JP[日本]